분 기 보 고 서

                                   (제25기)

【 대표이사 등의 확인 】

확인서

I. 회사의 개요

1. 회사의 개요

가. 연결대상 종속회사 개황
(1) 연결대상 종속회사 현황(요약)

(2) 연결대상회사의 변동내용

나. 회사의 법적ㆍ사업적 명칭
당사의 명칭은 "주식회사 알파칩스"이며, 영문으로는 "Alphachips, Inc."로 표기합니다.

다. 설립일자 및 존속기간

당사는 시스템반도체 개발 및 이와 관련된 사업을 목적으로 2002년 11월 22일 설립되었습니다.

라. 본사의 주소, 전화번호 홈페이지

마. 중소기업 등 해당 여부

(1) 중소기업 확인

알파칩스 중소기업확인서

(2) 벤처기업 확인

(주)알파칩스 벤처기업확인서

(3) 이노비즈 인증

(주)알파칩스 이노비즈인증서

바. 대한민국에 대리인이 있는 경우에는 이름(대표자), 주소 및 연락처

해당사항 없습니다.

사. 주요 사업의 내용
당사는 시스템 반도체를 설계부터 양산, 실장 검증 등 고객사가 원하는 제품을
One Stop으로 서비스하는 회사입니다. DS(Design Solution)부문은 RTL 설계 및
SoC Chip Implementation을 영위하고 있습니다. MS(Mixed Signal)부문은 IR-Receiver 및 Key Scan IC를 개발 공급하고 있습니다. 자세한 사항은 'Ⅱ. 사업의 내용'을 참고하시기 바랍니다.

아. 신용평가에 관한 사항
(1) 최근 3년간 신용평가 내역

(2) 신용평가 회사의 신용평가등급 정의

자. 회사의 주권상장(또는 등록ㆍ지정) 및 특례상장에 관한 사항

2. 회사의 연혁

가. 경영진 및 감사의 중요한 변동

나. 본점 소재지 및 그 변경

다. 경영진의 중요한 변동 (대표이사를 포함한 1/3이상 변동)

라. 최대주주의 변동

마. 상호의 변경

바. 회사가 화의, 회사정리절차 그 밖에 이에 준하는 절차를 밟은 적이 있거나 현재 진행중인 경우 그 내용과 결과
해당사항 없습니다.

사. 회사가 합병 등을 한 경우 그 내용
해당사항 없습니다.

아. 회사의 업종 또는 주된 사업의 변화

5. 정관에 관한 사항의 사업목적 변화를 참고 바랍니다.

자. 그 밖에 경영활동과 관련된 중요한 사항의 발생내용

3. 자본금 변동사항

가. 자본금 변동추이

4. 주식의 총수 등

가. 주식의 총수 현황

나. 자기주식 취득 및 처분 현황

5. 정관에 관한 사항

당사 정관의 최근 개정일은 2026년 03월 24일입니다.

가. 정관 변경 이력

나. 사업목적 현황

다. 사업목적 변경 내용

라. 변경 사유

마. 정관상 사업목적 추가 현황표

마-①. 그 사업 분야(업종, 제품 및 서비스의 내용 등) 및 진출 목적

(1) 2023년 02월 17일 사업목적 추가
1. 로봇 자동화 기계, 설비 개발, 제조 및 판매업
1. 로봇 관련 교육, 콘텐츠 개발, 판매 및 서비스업
1. 로봇, 로봇 부품 개발, 제조 및 판매업
1. 산업용, 보안용, 전문 서비스용 로봇 하드웨어 및 소프트웨어 개발, 제작 및 판매업
가. 사업목적 추가 사유
 - 2022년 하반기 로봇 사업을 진행하고 있는 기업과 NDA 계약을 맺었으며, 로봇에 들어가는 PCB 관련 부품을 납품하기 위해 사업목적을 추가하였습니다.
나. 사업목적 변경 제안 주체 : 이사회
다. 해당 사업목적 변경이 회사의 주된 사업에 미치는 영향
 - 주력사업인 시스템반도체 설계 및 디자인서비스 사업에 미치는 영향은 없습니다.

(2) 2025년 03월 25일 사업목적 추가
1. 통신설계, 감리용역업
1. 유·무선 통신장비 제조, 유지 보수업
1. 광섬유 케이블, 접착 장치업
가. 사업목적 추가 사유
 - 2024년 12월 30일 최대주주 변경 후, 특수관계인이 된 ㈜포스텍과의 향후 사업적 연계 가능성에 대비하여, ㈜포스텍이 영위하고 있는 사업목적 일부를 추가하였습니다.
나. 사업목적 변경 제안 주체 : 이사회
다. 해당 사업목적 변경이 회사의 주된 사업에 미치는 영향
 - 주력사업인 시스템반도체 설계 및 디자인서비스 사업에 미치는 영향은 없습니다.

다-②. 시장의 주요 특성ㆍ규모 및 성장성

(1) 2023년 02월 17일 사업목적 추가
- 고객사가 진출한 글로벌 군용로봇 시장은 시장조사업체 얼라이드마켓리서치에 따르면 2030년 약 45조원으로 전망하고 있습니다.
- 2022년 하반기 NDA 계약을 체결하여 로봇에 들어가는 PCB 부품을 납품하기 위해 사전 사업목적 추가입니다.

(2) 2025년 03월 25일 사업목적 추가
- 최대주주 ㈜엔스넷의 특관자이자, ㈜알파칩스의 2대 주주인 ㈜포스텍이 영위하고 있는 사업과 관련하여 당사와 협업할 수 있는 가능성을 고려하여 사업목적을 추가하였습니다.

다-③. 신규사업과 관련된 투자 및 예상 자금소요액(총 소요액, 연도별 소요액), 투자자금 조달원천, 예상투자회수기간 등
상기 사업목적 추가건중 당사가 직접 자금으로 투자한 것은
(1) 로봇양산에 들어가는 부품은 팹리스 사업부에서 국내 납품 가능한 PCB 업체를 컨택 및 관리 사업이라서 시설투자와 같은 투자가 필요 없습니다.
(2) ㈜포스텍과의 사업 협력은 아직 정해진 바가 없습니다.

다-④. 사업 추진현황(조직 및 인력구성 현황, 연구개발활동 내역, 제품 및 서비스 개발 진척도 및 상용화 여부, 매출 발생여부 등)
(1) 로봇사업의 경우 최대주주 변경 등의 영향으로 사업 진행하고 있지 않습니다.
(2) 향후 특수관계인 ㈜포스텍과 사업적 연계 발생시, 해당 사업을 추진 예정입니다.

다-⑤. 기존 사업과의 연관성
(1) 2023년 02월 17일 사업목적 추가
- 해당사항 없음
(2) 2025년 03월 25일 사업목적 추가
- 해당사항 없음

다-⑥. 주요 위험
(1) 2023년 02월 17일 사업목적 추가
- 부품을 납품하는 것은 현재 진행 중이지 않으며, 매출로 언제 연결될지 예측할 수 없습니다.
(2) 2025년 03월 25일 사업목적 추가
- 해당 사업은 아직 추진 예정 중에 있으며, 주요 위험성에 대해 예측할 수 없습니다.

다-⑦. 향후 추진계획
향후 특수관계인 ㈜포스텍과 사업적 연계 발생시, 해당 사업을 추진 예정입니다.

다-⑧. 미추진 사유
로봇 사업은 당사의 주사업 등과 연계 관계와 시너지 효과가 있을 경우 추진 예정입니다.

II. 사업의 내용

1. 사업의 개요

당사는 2002년 11월 설립된 시스템 반도체 설계 및 디자인 서비스 전문기업으로 2003년 삼성전자 반도체 (파운드리) 최초로 디자인 하우스로 지정된 이후, 2010년 9월 코스닥 시장에 상장하였고, 그 이후 2019년 삼성전자 반도체 파운드리의 공식 디자인 솔루션 파트너(SAFE-DSP: Samsung Advanced Foundry Ecosystem-Design Solution Partner)로 승격되었습니다.

알파칩스 삼성전자 dsp

설립초기부터 삼성전자(반도체)와의 협력관계를 기반으로 ASIC(Application Specific Integrated Circuit),·SoC(System on Chip) 설계 서비스를 제공해왔으며, 기업부설연구소를 중심으로 고속 인터페이스 IP(Intellectual Property), 임베디드 프로세서 기반 SoC 개발 등 다양한 설계 기술을 확보해 왔습니다. 이후 네트워크 카메라영상처리 칩인 ISP(Image Signal Processor), 디스플레이 구동 T-CON(Timing Controller), 차량용AP(Application Processor) 등 다수의 상용화 경험을 축적하였으며, 최근에는 AI 반도체, 자율주행· 로봇용 AI SoC, 5G 통신용 SoC 등 첨단 분야로 설계 및 디자인 서비스 역량을 확대하고 있습니다.

시스템 반도체의 사업영역 (가치 사슬)은 정보 처리 및 제어 기능을 담당하는 반도체로, CPU, GPU, NPU, TPU, AP(Application Processor) 등이 있으며, 팹리스(설계), 파운드리(위탁생산), 패키징/테스트 등 가치사슬별 분업화가 특징이며, AI(인공지능),HPC, 자율주행, 로봇, IoT 등  현재 및 미래 산업의 핵심 부품입니다.

시스템 반도체 사업영역(가치사슬)은 공정별로 역할이 분담되어 있으며 크게 3개의 영역으로 분리 되어있습니다.

시스템반도체사업영역

당사는 시스템 반도체 개발을 위한 Spec.및 설계 영역부터 피지컬 디자인(레이아웃)까지 테크니컬 서비스를 지원하는 반도체 설계 서비스는 물론이고 패키징/테스트(OSAT) 지원까지 이른바 Turnkey solution service를 제공하고 있습니다.

시스템 반도체는 오늘날 AI 시대를 맞아서 고성능 AI 반도체 수요가 급증하고 있으며 이에 따른 반도체 미세화 공정기술 또한 급속도로 발전하고 있습니다.  당사 또한 이런 추세에 부응하여 시스템반도체 spec.및 설계 단계에서 보다 빠르고 정확한 설계 및 검증 실현을 위한 설계 및 검증 환경(ADEON)을 구축하여 고객에게 제공하고 있습니다.

아날로그 및 혼합신호 반도체 사업을 영위하는 MS(Mixed Signal)부문에서는

IR Receiver 반도체(전세계에서 No.1 )와 Key Scan Driver IC 제품을 개발하여 글로벌 고객들에게 공급하고 있습니다.

당사의 주력 사업인 시스템 반도체를 이해하는데 도움이 되도록 아래와 같이 전문용어 설명을 드립니다.

■일반(전문) 용어

용어	설명
시스템반도체	시스템 반도체는 데이터를 연산하고 처리하며 제어하는 역할을 하는 반도체로, 전자제품의 '두뇌' 역할을 합니다. CPU, AP(애플리케이션 프로세서) 등이 대표적이며, 다양한 전자기기에 탑재되어 논리 연산, 제어, 신호 변환 등을 수행하는 핵심 부품으로, AI, 클라우드 등 4차 산업혁명의 중심 기술입니다. 시스템반도체
시스템온칩 -SoC(System on Chip)	System on Chip(SoC, 시스템 온 칩)은 CPU, GPU, 메모리, 통신 기능 등 컴퓨터나 전자기기 구동에 필요한 핵심 부품들을 하나의 작은 반도체 칩 안에 집약한 기술집약적 반도체입니다. 시스템온칩
집적회로(IC)	집적회로(IC: Integrated Circuit)는 트랜지스터, 다이오드, 저항, 캐패시터 등 수많은 전자 부품을 실리콘 같은 반도체 기판 위에 초소형으로 집적(집중하여 쌓음)해 만든 전자 회로입니다. 흔히 '반도체 칩' 또는 '마이크로칩'으로 불리며, 전자 기기의 소형화, 고성능화, 비용 절감을 가능하게 하는 핵심 부품입니다. 집적회로ic
팹리스(Fabless) 업체	팹리스(Fabless) 업체는 생산 시설(Fabrication) 없이 반도체 설계와 개발, 판매만을 전문으로 하는 기업입니다. Fab(공장) + less(없는)의 합성어로, 설계한 제품은 파운드리(위탁 생산 업체)에 맡겨 생산하며 기술력과 마케팅에 집중하여 높은 부가가치를 창출하는 것이 특징입니다.
파운드리(Foundry)	파운드리(Foundry)는 반도체 설계 능력 없이, 외부 업체(팹리스)가 설계한 칩을 위탁받아 전문적으로 생산·공급하는 공장 또는 기업을 말합니다. 대규모 생산 설비를 운영하며 기술 개발 비용을 절감하는 구조로, 대표적으로 삼성전자 ,  TSMC 등이 있습니다.
종합반도체 업체(IDM,Integrated Device Manufacturer)	반도체의 설계, 웨이퍼 생산, 패키징, 테스트, 유통 및 판매까지 모든 과정을 자체적으로 수행하는 수직 계열화된 기업입니다. 생산 시설(Fab) 없이 설계만 하는 팹리스(Fabless), 설계 없이 생산만 하는 파운드리(Foundry)와 달리, 기술력과 생산 설비를 모두 보유하고 있습니다.
디자인하우스(Design House)	반도체 팹리스(설계)와 파운드리(생산) 사이에서, 팹리스가 설계한 도면을 파운드리 공정에 맞춰 실제 생산 가능한 형태(백엔드 설계)로 변환해 주는 전문 기업입니다. 설계도와 생산 공정 간의 간극을 메워주며, 수율 최적화와 개발 기간 단축을 돕는 '반도체 생태계의 윤활유' 역할을 수행합니다.
턴키서비스(Turnkey Service)	턴키(Turnkey) 서비스는 팹리스(설계 전문 기업)가 설계도를 제공하면, 디자인하우스나 파운드리가 설계 검증, 마스크 제작, 웨이퍼 생산, 패키징, 테스트 등 전 과정을 일괄 책임지고 완제품을 고객에게 인도하는 방식입니다.
디자인서비스(Design Service)	디자인 서비스(Design Service)란 팹리스(Fabless, 반도체 설계 전문 기업)가 설계한 회로도를 파운드리(Foundry, 위탁 생산 기업)가 실제 반도체 칩으로 생산할 수 있도록, 공정에 맞춰 최적화 및 변환해 주는 엔지니어링 서비스를 의미합니다.
DSP(Design Solution Partner)	DSP(Design Solution Partner)는 팹리스(반도체 설계 전문) 기업이 설계한 회로도를 삼성 파운드리 제조 공정에 맞춰 최적화된 반도체 도면으로 재설계하고, 공급망 관리(OSAT 등)까지 제공하는 전문 파트너사입니다. 삼성전자 파운드리의 에코시스템(SAFE™) 내에서 핵심적인 디자인 하우스 역할을 수행하며 팹리스와 파운드리를 연결하는 다리 역할을 합니다.
인포테인먼트	정보(Information)와 오락(Entertainment)을 접목된 합성어입니다. 인포테인먼트
UI	사용자 인터페이스, 사람과 사물 사이에서 의사소통을 하기 위한 물리적, 가상적 매개체(User Interface)입니다.
UX	사용자 경험, 사용자가 어떤 제품, 서비스를 직.간접적으로 이용하면서 느낀 총체적 경험(User Experience)입니다.
사물인터넷(IoT)	각종 사물에 센서와 통신 기능을 내장하여 인터넷에 연결하는 기술(Internet of Things)입니다. 사물인터넷
ASIC (Application Specific Integrated Circuit)	범용적인 목적이 아닌, 특정한 용도나 제품에 맞게 최적화하여 설계된 주문형 반도체를 의미합니다. asic
CPU	컴퓨터의 '두뇌'에 해당하며, 시스템의 모든 명령어를 해석하고 실행하는 핵심 하드웨어입니다. 연산과 제어를 통해 데이터 처리를 담당합니다. cpu
GPU	GPU(Graphics Processing Unit)는 컴퓨터의 그래픽과 이미지 처리를 담당하는 그래픽 처리 장치입니다. 쉽게 말해, CPU가 복잡한 일을 하나씩 순서대로 처리하는 '소수 정예의 전문가'라면, GPU는 단순한 계산을 수천 개의 코어로 동시에 처리하는 '대규모 군단'과 같습니다. gpu
NPU	NPU(신경망 처리 장치, Neural Processing Unit)는 인간 뇌의 신경망 구조를 모방하여 설계된 AI 전용 반도체입니다. npu
TPU	TPU(Tensor Processing Unit)는 구글이 인공지능(AI) 및 머신러닝 워크로드, 특히 텐서(Tensor) 연산(대규모 행렬 곱셈)에 최적화하여 개발한 전용 주문형 반도체(ASIC)입니다. tpu
FPGA	FPGA(Field Programmable Gate Array)는 제조 후에도 사용자가 하드웨어 로직을 원하는 대로 재구성(프로그래밍)할 수 있는 범용 집적회로(IC)입니다. HDL을 통해 내부 논리 블록을 설계하여, 빠르고 유연하게 병렬 처리 회로를 구현할 수 있어 AI, 통신, 국방 등 다양한 분야의 프로토타입이나 고성능 컴퓨팅에 활용됩니다. fpga
HPC	HPC(High Performance Computing, 고성능 컴퓨팅)는 일반적인 컴퓨터로는 처리하기 어려운 방대하고 복잡한 계산을 수행하기 위해 수백, 수천 대의 컴퓨터(노드)를 하나로 묶어 처리 능력을 극대화한 기술을 말합니다. hpc
AI 가속기(Accelerator)	AI 가속기(Accelerator)는 머신러닝, 딥러닝 등 방대한 AI 연산(학습 및 추론)을 CPU보다 빠르고 효율적으로 처리하기 위해 설계된 특수 하드웨어입니다. GPU, NPU, TPU 등이 대표적이며, 데이터센터, 로보틱스, 스마트 기기 등에서 전력 효율을 높이고 실시간 데이터 처리를 지원하는 핵심 기술입니다. ai가속기
엣지 AI 반도체	엣지 AI(Edge AI) 반도체는 데이터가 생성되는 현장 기기(Edge)에서 직접 AI 알고리즘을 실행(추론)할 수 있도록 설계된 저전력, 고효율 AI 반도체 칩을 의미합니다. 엣지ai반도체

■ 반도체 제조(공정) 용어

용어	설명
웨이퍼	웨이퍼(Wafer),일명 슬라이스 또는 기판은 집적 회로 제작을 위한 전자기기 및 기존의 웨이퍼 기반 태양광 전지에 사용되는 결정질 실리콘과 같은 반도체 소재의 얇은 조각으로 실리콘 반도체 소재의 종류 결정을 원주상에 성장시킨 주괴를 원판모양으로 얇게 깍아내어 제작됩니다. 웨이퍼
마스크(MASK)	반도체 집적회로의 제조공정 중 포토 공정에서 사용하는 미세한 전자회로가 그려진 유리판. 회로를 그리는 과정이 굉장히 미세하여 반도체 공정에서는 일종의'틀'과 같은것을 이용하는데, 정교하게 따라 그릴 수 있는 이 '틀' 이 바로 MASK를 의미합니다. 마스크
패키징(Packaging)	반도체 제조의 최종단계이며, 반도체에 전원을 공급하고, PCB와 반도체 사이 전기 신호를 연결하는 역할을 하고,반도체에서 발생하는 열을 방출하고,외부충격,습기,불순물로 부터 보호하는데 필요한 공정으로써,주로 OSAT에서 진행됩니다. 패키징
PCB	Printed Circuit Board,인쇄회로기판 구리배선이 가늘게 인쇄된 판으로 , 반도체,컨덴서,저항기 등 각종 부품을 끼울수 있도록 되어 있는 부품 상호간을 연결시키는 구실을 하는 전자 부품입니다. pcb
MPW	Multi-Project Wafer 하나의 웨이퍼에 여러 고객사의 반도체 시제품을 제작하기 위한 서비스로 시제품 제작비용을 최소화하고,시제품 제작을 통한 제품의 실제 검증을 위해서 파운드리 별로 제공하고 있는 개발 전용프로그램입니다. mpw
Planar FET 공정	디지털 회로와 아날로그 회로에서 가장 일반적인 금속 산화막 반도체 전계효과 트랜지스터(MOSFET)를 평면적 구조로 트랜지스터를 구성하는것을 의미합니다. planar fet공정
핀펫(FINFET) 공정	트랜지스터의 게이트 구조가 3D 입체구조인 트랜지스터입니다. 기존 평면(2D) Planar 구조의 한계를 극복하기 위해 도입된 입체(3D)구조의 공정 기술로 구조가 물고기 지느러미(Fin)와 비슷한 핀펫(FinFET)이라고 합니다. finfet공정
GAA 공정	파운드리 공정의 선폭(전자회로를 구성하는 구리도선의폭) 3나노 공정부터 기존 핀펫(FinFET)의 한계를 극복하기 위해 GAA(Gate-All-Around) 구조가 도입 되고 있습니다. GAA는 채널을 사방에서 감싸는 나노시트 기반 구조로, Short Channel Effect를 억제하고 Subthreshold 특성을 개선하여 선단 공정에서의 전력 효율 및 구동 전류 특성을 향상시키는 차세대 트랜지스터 기술입니다. gaa공정

 ■ 반도체 패키징 용어

용어	설명
OSAT	OSAT(Outsourced Semiconductor Assembly and Test)는 반도체 제조 공정 중 웨이퍼 가공이 끝난 후 진행되는 후공정(패키징 및 테스트)을 전문으로 위탁받아 처리하는 기업입니다. 칩을 절단하고 패키징하여 제품화하며, 전기적 불량 검사를 수행하여 최종 완제품을 만드는 역할을 합니다. osat
칩렛(Chiplet)	고성능 반도체(SoC)의 CPU, GPU, 메모리 등 기능별 블록을 개별적인 작은 칩으로 각각 생산한 뒤, 패키징 기술을 통해 하나의 기판 위에 레고 블록처럼 조립해 단일 칩처럼 동작하게 만드는 이종 집적 기술입니다. 이는 미세 공정 한계 극복, 수율 향상 및 비용 절감에 핵심적인 역할을 합니다. 칩렛
2.5D 패키징	2.5D 패키징은 실리콘 인터포저(Interposer)라는 중간 기판 위에 로직 칩(GPU, CPU 등)과 HBM(고대역폭 메모리) 등 여러 칩렛(Chiplet)을 수평으로 나란히 배치하고 고속으로 연결하는 기술입니다. 수직 적층(3D)보다 발열 관리가 유리하며, 칩 간 통신 속도를 극대화해 AI 반도체 등에 필수적인 고성능, 고집적 패키징 방식입니다.
3D 패키징	3D 패키징(3D Packaging 또는 3D IC)이란, 여러 개의 반도체 칩(Die)을 2차원 평면(옆으로)에 배열하는 대신, 수직으로 쌓아 올려(위로) 하나의 패키지 안에 집적하는 고급 패키징 기술을 말합니다. 3d패키징

 ■ 반도체 설계 용어

용어	설명
EDA Tool	EDA(Electronic Design Automation, 전자 설계 자동화) Tool은 반도체 칩(IC), 인쇄 회로 기판(PCB) 등 복잡한 전자 시스템을 컴퓨터 소프트웨어와 하드웨어를 활용해 설계, 시뮬레이션, 검증, 제조하는 필수적인 솔루션입니다. 수십억 개의 트랜지스터를 효율적으로 설계하고, 생산 가능성을 최적화하여 설계 시간을 줄이는 데 핵심적인 역할을 합니다.
IP	반도체 IP(Intellectual Property, 지적재산권)는 반도체 칩 설계 과정에서 특정 기능을 수행하도록 미리 설계 및 검증된 ‘재사용 가능한 회로 블록’을 의미합니다. 레고 블록처럼 CPU, GPU, 메모리 컨트롤러 등의 핵심 기능을 설계자산으로 구매하여 SoC(시스템 온 칩) 개발에 활용함으로써, 설계 시간과 비용을 획기적으로 줄여주는 핵심 요소 기술입니다. ip
Spec.(Specification)	시스템 반도체 Spec.(Specification, 사양/명세)은 칩의 설계, 개발, 제조, 검사 등 전 과정에서 준수해야 할 기능적, 성능적, 물리적 제약 요건들을 정의한 문서나 데이터셋을 의미합니다. 간단히 말해, "이 반도체가 어떤 기능을 하고, 얼마나 빠르며, 전력을 얼마나 쓰고, 어떤 크기여야 하는지"를 정의한 설계 도면이자 계약서입니다.
Architecture	시스템 반도체 Architecture(아키텍처)는 CPU, GPU, 메모리 등 다양한 기능 블록을 하나의 칩(SoC, System on Chip) 안에 구성하는 논리적 설계 방식과 구조를 의미합니다. 칩의 성능, 전력 효율, 동작 방식을 정의하는 핵심 청사진으로, 데이터 처리 경로와 컴포넌트 간 상호작용을 최적화하여 고성능·저전력 시스템을 구현합니다.
RTL 설계	RTL(Register-Transfer Level) 설계는 Verilog, SystemVerilog 등의 HDL을 사용하여 디지털 회로의 레지스터 간 데이터 흐름과 논리 연산을 모델링하는 반도체 설계 기술입니다. 하드웨어의 동작을 추상화하여 기술하며, 합성 가능한 코드를 작성해 최종 칩의 로직(AI 프로세서, 메모리 컨트롤러 등)을 구현하는 핵심 단계입니다.
PI(Physical Implementation)	PI(Physical Implementation, 물리적 구현)는 반도체 설계 과정 중 RTL(Register Transfer Level)로 기술된 논리 회로를 실제 공정에서 제작 가능한 물리적 레이아웃(GDSII, 배치 및 배선)으로 변환하는 프로세스를 의미합니다
Synthesis/합성	반도체 설계에서 합성(Synthesis)은 Verilog나 VHDL로 작성된 추상적인 RTL(Register Transfer Level) 설계 코드를 실제 물리적인 하드웨어인 논리 게이트(AND, OR, FF 등) 수준의 넷리스트(Netlist)로 변환하는 과정입니다.
Netlist	반도체 설계에서 Netlist(넷리스트)는 논리 게이트, 트랜지스터 등 구성 요소들과 그들 사이의 전기적 연결 관계(Net)를 텍스트로 기술한 데이터 파일입니다. HDL(하드웨어 기술 언어)을 합성(Synthesis)한 결과물로, 회로의 구조와 연결 정보를 정의하며 레이아웃(Layout) 및 LVS 검증의 필수 기초 자료로 사용됩니다.
PD(Physical Design)	반도체 설계에서 PD(Physical Design, 물리적 설계)란, 논리적으로 설계된 회로(Netlist)를 실제 파운드리 공장에서 제작 가능한 물리적 형태(Layout, GDSII 파일)로 변환하는 백엔드(Back-end) 설계 과정을 말합니다.
P&R	반도체 설계에서 P&R은 Place and Route (배치 및 배선)의 약자로, 논리 회로 설계(RTL)를 물리적인 실제 칩 형태로 구현하는 물리 설계(Physical Design)의 핵심 단계를 의미합니다. 논리적으로 연결된 게이트(Gate)들을 반도체 다이(Die) 위 어디에 위치시킬지 결정하고(Place), 이들을 금속 선으로 어떻게 연결할지(Route)를 결정하는 과정입니다.
FloorPlan	반도체 설계에서 플로어플랜(Floorplan, 평면 배치)은 칩(IC)의 물리적 설계(Physical Design) 단계에서 가장 먼저 수행되는 핵심 과정으로, RTL(Register Transfer Level) 합성을 마친 후 메모리(IP), Standard Cell, 입출력(I/O) 패드 등 기능 블록을 칩 내부의 어느 위치에 배치할지 결정하는 작업을 말합니다.
GDS	반도체 설계에서 GDS(Graphic Data System, 주로 GDSII)는 반도체 칩의 물리적 설계 레이아웃(트랜지스터, 배선 등)을 기하학적 형태(폴리곤)로 표현한 최종 파일 형식입니다. 설계 데이터베이스(GDSII)는 설계회사(팹리스)에서 파운드리로 전달하는 최종 도면으로, 웨이퍼 제조 공정(포토마스크)의 기준이 됩니다.
DFT	반도체 설계에서 DFT(Design for Testability, 테스트 용이성 설계)는 제조된 칩의 불량을 효율적으로 찾아내기 위해 설계 단계에서부터 테스트 회로를 미리 삽입하는 기술입니다. 복잡한 회로 내부에 스캔 체인(Scan Chain), BIST(Built-In Self-Test) 등을 넣어 제품의 수율을 확보하고 테스트 비용을 절감하는 핵심 단계입니다.
TEST VECTOR	반도체 테스트를 위해 Simulation 결과를 테스트 장비에서 사용할수 있도록 변환된 Signal set로써, 자동화된 테스트 장비에서 제품검사 규격에 맞게 program 되어 있습니다.
NRE	NRE(Non-Recurring Engineering, 비반복 공학 비용)는 신규 칩 개발에 드는 초기 1회성 비용을 의미합니다. 설계 IP 사용료, EDA 도구 라이선스, 마스크(Mask) 제작비, 설계 인건비 등을 포함하며, 생산 수량과 관계없이 발생하여 팹리스 업체의 고정 비용 부담이 되는 핵심 요소입니다.
Level 0 Service	Level 0 Service(레벨 제로 서비스)는 디자인하우스(Design House)나 파운드리 파트너사가 고객사(팹리스)에게 제공하는 가장 앞단 단계의 서비스로, '스펙 정의(Specification)부터 GDSII(최종 레이아웃 파일)까지' 설계 전체 과정을 수행하는 턴키(Turn-key) 모델을 의미합니다.
Level 1 Service	Level 1 Service (또는 RTL-in Service 모델)는 고객사(팹리스)가 설계한 RTL(Register Transfer Level, 하드웨어 기술 언어) 코드를 넘겨받아, 이를 실제 파운드리에서 생산할 수 있는 게이트 수준의 넷리스트(Gate-level Netlist)로 합성하고 검증하는 전반부 설계(Front-end Design) 서비스를 의미합니다.
Level 2 Service	Level 2 Service (L2)는 파운드리(제조)와 팹리스(설계) 사이에서 가교 역할을 하는 디자인 하우스(Design House)가 제공하는 중급 단계의 기술 서비스를 의미합니다. 주로 RTL(Register Transfer Level) 코딩 이후 단계부터 GDSII(최종 레이아웃 데이터) 생성 전까지의 백엔드 물리적 설계(Physical Design) 및 검증을 중심으로 한 서비스입니다.
Level 3 Service	GDSII부터 최종 양산 납품(Wafer/Package)까지 모두 수행하는 서비스입니다.

2. 주요 제품 및 서비스

가. 주요 제품 등의 매출현황

3. 원재료 및 생산설비

당사는 시제품 제작 및 시스템반도체 칩 양산 제품에 대해 원재료비가 없으며 제품 제작과 관련된 매입은 주로 외주가공비로 구성되어 있습니다.

가. 외주가공비의 제품별 비중

나. 생산능력 및 생산실적
당사가 영위하고 있는 시스템반도체 설계의 생산능력은 인적자원을 바탕으로 반도체 칩의 회로설계, 엔지니어링 서비스등으로 구성이 됩니다. 당분기말 현재 당사의 인원은 총 142명이며 이중 시스템반도체 연구 및 개발 엔지니어의 수는 약 86%인 122명입니다.

다. 생산설비에 관한 사항

당사는 시스템반도체 개발 전문기업으로 자체 생산설비를 구비하지 않고 있으며 웨이퍼 생산은 전량 외부 FAB을 이용하고 있습니다.

4. 매출 및 수주상황

가. 매출 실적

나. 판매 경로

(1) 판매 조직
당사는 시스템반도체 개발을 전문으로 하는 팹리스 기업으로, 고객의 주문에 따라 비메모리 반도체를 설계·개발하여 완제품을 납품하는 기업 간 거래 중심의 사업 구조를 가지고 있습니다.

당사의 판매조직은 국내영업과 해외 영업으로 나누어져 있습니다.

영업조직도

당사는 고객사의 특화된 기능과 Spec.에 따라 주문된 시스템 반도체를 설계, 제작, 양산검증, 납품을 하는 사업형태로 별도의 판매대리점 없이 당사의 영업조직으로 직접 판매활동을 하고 있습니다. 당사는 국내 삼성 파운드리의 DSP(Design Solution Partner)로서 삼성 파운드리를 이용하여 반도체를 개발하고자 하는 고객에게 One Stop 서비스를 제공하고 있습니다.

(2) 판매 경로
당사는 고객사가 필요로 하는 반도체 제품을 설계부터 양산검증까지 고객이 원하는 제품개발 서비스를 제공하고 있습니다.시제품 및 양산제품은 삼성 파운드리가 지정한 대리점을을 경유하여 주문 및 제품 출하를 진행하고 있으며 용역과제의 경우 당사가 고객사로부터 직접 수주를 받아 국내외 영업팀 및 FA 팀을 통하여 서비스를 제공하고 있습니다.

5. 위험관리 및 파생거래

가. 시장위험 관리

(1) 외화위험관리
당사는 외화로 표시된 거래를 수행하고 있으므로 환율변동으로 인한 위험에 노출되어 있습니다. 회사는 투기적 외환거래를 금지하고 있으며, 경영진은 내부적으로 원화환율 변동에 대한 환위험을 수시로 측정하고 관리하고 있습니다.
달러 입출입에 대한 자금내역을 매일 인식하고 있으며 매입채무 지급액 이외의 유휴 외화자금은 지체없이 원화로 환전하여 유동성으로 확보하고 있습니다.

* 보고기간 종료일 현재 당사의 화폐성 외화자산과 외화부채의 주요 내역은 다음과 같습니다.

* 다른 모든 변수가 일정하고 미달러화에 대한 원화의 환율 10% 변동시 환율변동이 세후손익에 미치는 영향은 다음과 같습니다.

(2) 이자율 위험 관리
이자율 위험은 시장금리 변동으로 인한 재무상태표 항목의 가치 변동(공정가치) 위험과 투자 및 재무활동으로부터 발생하는 이자수익/비용의 현금흐름이 변동될 위험으로 정의할 수 있습니다.
이러한 당사의 이자율 변동 위험은 주로 변동 금리부 차입금에서 비롯되며, 당사의 이자율위험 관리의 목표는 이자율 변동으로 인한 불확실성과 금융비용을 최소화하는 데 있습니다. 이를 위해 내부 유보자금을 활용한 외부차입의 최소화, 고금리 차입금 감축, 장·단기 차입구조 개선, 고정 대 변동금리 차입 조건의 차입금 적정 비율 유지, 정기적인 금리 동향 모니터링 실시 및 대응 방안 수립 등을 통해 선제적으로 이자율 위험을 관리하고 있습니다.

(3) 기타 가격위험 요소
당사의 시장성 있는 금융상품에 대한 투자는 경영진의 판단에 따라 비경상적으로 이루어지고 있습니다. 당사는 당기말 현재 가격위험에 노출되어 있는 금융상품 가입이 없습니다.

나. 신용위험 관리
신용위험은 계약 상대방이 계약상의 의무를 불이행하여 회사에 재무적 손실을 미칠 위험을 의미합니다. 당사는 신용위험을 관리하기 위하여 신용도가 일정 수준 이상인 거래처와 거래하고 있으며, 금융자산의 신용보강을 위한 정책과 절차를 마련하여 운영하고 있습니다. 당사는 신규 거래처와 계약 시 거래처의 신용도를 평가하고 이를 근거로 신용거래한도를 결정하고 있습니다. 또한, 당사는 주기적으로 거래처의 신용도를 재평가하여 신용거래한도를 재검토하고 있으며, 회수가 지연되는 금융자산에 대하여는 정기적으로 회수지연 현황 및 회수 대책을 보고하고 있으며 지연사유에 따라 적절한 조치를 취하고 있습니다.
신용위험은 금융기관과의 거래에서도 발생할 수 있으며 해당거래는 현금및현금성자산 및 각종 예금 등의 금융상품 거래를 포함합니다. 이러한 위험을 줄이기 위해 당사는 국제 신용등급이 높은 은행들에 대해서만 거래를 하고 있습니다.

당사가 보유한 금융자산 중 매출채권 및 수취채권의 경우 신용위험에 대한 최대 노출정도는 장부금액과 동일합니다.

* 당분기말과 전기말 현재 신용위험에 대한 최대 노출정도는 다음과 같습니다.

다. 유동성위험 관리
유동성 위험은 만기도래 시에 금융부채에 관련된 의무를 충족하는 데 어려움을 겪게 될 위험입니다. 당사는 정기적인 자금수지 계획의 수립을 토대로 영업활동, 투자활동 및 재무활동에서의 자금수지를 미리 예측해 금융부채와 금융자산의 만기 구조를 대응시키고 있으며, 이를 통해 필요 유동성 규모를 사전에 확보하고 유지하여 향후에 발생할 수 있는 유동성 리스크를 사전에 관리하고 있습니다.

당사는 상기에서 언급한 예측을 통해 여유있는 유동성이 확보될 수 있도록 적절한 만기나 충분한 유동성을 제공해 주는 정기예금, 수시입출금식 예금 등의 금융상품을 통하여 운전자본을 초과하는 자금을 투자하고 있습니다.

* 당분기말과 전기말 현재 당사는 유동성위험을 관리할 수 있도록 현금 및 현금성자산을 보유하고 있습니다.

* 보고기간 종료일 현재 주요 금융부채의 연도별 상환계획은 다음과 같습니다.
- 당분기말

- 전기말

6. 주요계약 및 연구개발활동

가. 연구개발 담당조직

연구조직

나. 연구개발인력 현황

다. 연구개발비용

라. 연구개발 실적

마. 향후 연구개발 계획

※ 주력 제품 등의 기술관련 사항

① 소요기술명세 및 자체개발 정도
당사는 삼성전자㈜의 반도체 Foundry 사업의 DSP(Design Solution Partner)로서 시스템반도체 개발 기술을 다년간 준비한 결과, 국내 팹리스 업체와 28nm, 14nm 및 8nm 이하 제품 개발 및 지속적인 양산을 통해 회사 매출 확대에 기여하고 있고, 향후 AI SoC Platform 개발 완료 및 과제에 내재화 적용 중이며 지능형 카메라 Edge Device 향 ISP(Image Signal Processor) SoC 개발을 진행 중입니다.

7. 기타 참고사항

가. 산업재산권 현황

나. 시장현황 및 영업의 개황

(1) 산업의 구조

가) 반도체의 분류 및 특성

반도체의 종류는 연산이나 제어기능을 하는 시스템 반도체와 정보를 저장할 수 있는 메모리반도체 구분됩니다.

시스템반도체vs메모리반도체

시스템반도체가 이용되는 분야는 인공지능(AI), HPC(고성능컴퓨터), 로봇 등을 비롯하여 통신기기, 자동차, 산업용기계 등 최첨단 제품뿐만 아니라 TV, 냉장고 등 가전제품까지 다양한 분야에 걸차 사용되고 있습니다.

반도체 생산업체는 제조방식에 따라 크게 종합반도체회사(IDM: Integrated Device Manufacturer), 설계전문업체(Fabless), 수탁제조업체(Foundry), IP개발업체(Chipless)와 후 공정(Back-End Process)의 Package 조립 및 테스트 전문업체가 있습니다.

메모리분야는 종합반도체회사(IDM)에서 일괄 진행하고 있지만 시스템반도체는 설계, 제조,IP개발 분야로 분업화가 진행되고 있습니다.

나) 시스템 반도체 산업 가치사슬

가치사슬

산업의 핵심 특성으로 고도의 전문화 및 분업화로 설계, 제조, 후공정 등 각 단계별 전문기업들이 유기적 협력관계를 형성하고 있습니다.

기술 및 자본 집약적 구조로 지속적인 미세공정 기술 혁신과 막대한 설비 투자가 수반되는 산업이며 효율성 극대화 생태계 차원에서 전문화를 통해 기술발전 가속화 및 생산효율성, 시장 적기 출시(Time-to Market)달성을 위해 총력을 기울이고 있습니다.

반도체 칩의 성능에는 제조뿐 아니라 설계단계 또한 큰 영향을 미칩니다. 최근 동향은 AI, 고성능 컴퓨터(HPC) 등 전략적 초점을 설정하며, 반도체 경쟁력 확보를 위한 지원 정책을 펼치고 있습니다. 이러한 흐름 속에서 설계 관점에서는 수요처 별로 최적화된 맞춤형, 저전력 칩이 떠오르고 있으며, 필요한 성능을 발휘하면서도 최대 수익을 얻을 수 있는 방향으로 진화하고 있습니다.

다) 알파칩스의 사업영역

알파칩스 사업영역

당사는 제품(아키텍처) 기획부터 RTL·DFT·피지컬 디자인(레이아웃) ·양산·테스트 지원까지 수행하는 확장형 디자인하우스로, 시스템반도체 전 공정에 대응하는 설계 역량을 보유하고 있습니다. 선단공정 설계 경험과 자체 IP·특허, 고도화된 검증 기술을 바탕으로 차세대SoC·AI·전장 반도체 수요 확대 환경에서 경쟁력을 유지하고 있습니다.

사업구조

시스템반도체 분야는 제품별 요구 사양과 설계 난이도가 높아 팹리스, 파운드리,
OSAT, 디자인하우스 등으로 분업 구조가 형성되어 있습니다. 일반적인 디자인하우스는 RTL 설계(Level 1)와 물리설계(Level 2)에 집중하지만, 동사는 SoC 아키텍처 기획(Level 0)부터 RTL·DFT·물리설계까지 전 과정의 설계를 수행할 수 있는 역량을 보유하고 있습니다. 또한 파운드리의 양산 설정과 OSAT 단계의 패키징·최종 테스트 지원까지 가능한 확장형 구조를 갖추고 있어 시스템반도체 개발 전 단계에서 토탈 솔루션 제공이 가능합니다.

당사는 삼성전자 SAFE의 DSP(Design Solution Partner)로 선정되어 파운드리 생태계 내 기술 파트너 역할을 수행하고 있으며, AI, HPC, 자동차·모바일·보안·센서 등 다양한 분야에서 ASIC 및 SoC 설계 경험을 축적해오고 있습니다. 이러한 설계 범위 확장성과 검증·양산 지원 능력이 일반 디자인하우스 대비 동사의 핵심 경쟁력으로 평가되고 있습니다.

개발과정

당사는 아키텍처 기획부터 RTL·DFT·물리설계 및 양산·테스트 지원까지 수행할 수 있는 확장형 설계 체계를 기반으로 시스템반도체 개발 전 과정에 대응할 수 있는 구조를 갖추고 있습니다. 이러한 전방 설계 역량과 후공정 연계 능력은 복잡도가 높은 차세대 반도체 개발 수요 증가 환경에서 기술적 우위를 제공하는 요소로 평가되고 있습니다.

또한 IR-Receiver와 Key Scan IC 중심의 혼합신호(Mixed Signal)사업부문 은 글로벌 가전 시장을 기반으로 안정적 수요를 확보하며, 제품 라인업을 통해 다양한 고객사 요구에 대응하고 있습니다.

(2) 시장현황

가) 반도체 시장의 현황

*출처. PWC

반도체 성장률

글로벌 반도체 시장은 2024년 약 6,270억 달러에서 2030년 1조 달러 이상 규모, 연평균 성장률은 약 8.6%를 기록하며 성장할 것으로 예상됩니다. 특히 AI의 전방위적인 확산으로 반도체 시장 또한 성장의 모멘텀을 얻게 될 것이며, 특히 서버와 차량용 반도체 시장이 가장 빠르게 확장될 전망입니다.

나) 시스템 반도체 시장 현황

*출처. 가트너

시스템반도체 성장률

시스템 반도체 시장의 성장을 AI 반도체가 견인할 것으로 보입니다. 세계 AI 반도체 시장 규모는 2020년 약 185억 달러에서 2030년 약 1,179억 달러로 6배 이상 증가하는 것으로 전망됩니다. 시스템 반도체 시장에서 AI 반도체가 차지하는 비중도 2026년 약 20%를 차지할 것으로 전망됩니다. 2024년부터 2030년까지 시스템반도체 중 AI반도체가 연평균 약 18%의 성장률을 이어갈 것으로 예상됩니다.

① 인공지능(AI)반도체 시장현황
*출처. 옴디아

ai반도체 성장률

시스템반도체의 차세대 성장동력인 AI 반도체 시장규모는 2024년 439억 달러에서
2030년 1,330억 달러로 연평균 21.6% 성장할 전망하고 있습니다.

- 데이터센터용 AI반도체 시장은 2022년 97억 달러에서 2028년 730억 달러로 연평균 39.9% 성장할 전망

- 온디바이스용 AI반도체 시장은 2022년 314억 달러에서 2028년 602억 달러로 연평균 11.6% 성장할 전망

스마트폰, PC, 자동차, 사물인터넷(IoT) 등이 수요를 견인할 전망

당사는 이러한 AI 반도체 시장에  모든 자원을 총동원하여 집중하고 있습니다.

(3) 산업의 특성

가) 시스템 반도체 산업의 구조적 특성: 고도화된 전문화와 분업 체계

시스템 반도체 산업은 현대 산업 지형에서 가장 정교하고 고도화된 분업 체계를 보유한 생태계입니다. 단순한 제조 공정을 넘어 이 분야에서 전문화가 필수적인 이유는 급격한 기술 진보에 따른 리스크를 분산하고 각 단계의 전문성을 극대화하기 위함입니다. 과거의 수직 통합형 모델(IDM)만으로는 대응하기 어려운 시장의 복잡성과 속도에 발맞추기 위해, 산업은 설계(Design), 제조(Manufacturing), 후공정(OSAT)이라는 세 가지 핵심 영역으로 전략적 분화되어 있습니다.

이러한 가치사슬의 기저에는 '기술 집약적' 특성과 '자본 집약적' 특성이라는 두 가지 핵심 동인이 존재합니다. 지속적인 미세공정 기술 혁신이 요구되는 기술 집약적 구조는 개별 기업이 전 영역의 기술력을 독점하는 것을 어렵게 만들며, 막대한 설비 투자가 수반되는 자본 집약적 특성은 전문 기업 간의 협력을 통해 투자 효율성을 제고하도록 이끕니다. 이러한 구조적 토대는 기술 혁신의 속도를 가속화하는 것은 물론, 자본 투자의 리스크를 관리하며 산업 전반의 경쟁력을 강화하는 근간이 됩니다. 이처럼 전문화된 구조가 실제 기술 혁신과 자본 투자 효율성에 어떻게 기여하는지는 각 공정별 전략적 가치 분석을 통해 명확히 확인할 수 있습니다.

나) 가치사슬 단계별 전문화의 전략적 가치와 효율성 극대화

시스템 반도체 가치사슬 내에서 각 공정의 역할 분담은 개별 기업의 수익 창출을 넘어 생태계 전체의 생산 효율성을 최적화하는 메커니즘으로 작동합니다. 특정 단계에 집중하는 전문 기업들은 한정된 자원을 핵심 역량에 결집함으로써 기술적 한계를 돌파하고, 이는 곧 전체 산업의 진보로 이어집니다.

각 단계의 핵심 역할을 살펴보면, 설계(Design) 단계는 제품의 사양과 성능을 결정하는 브레인 역할을 수행하며, 제조(Manufacturing) 단계는 미세공정 기술을 통해 설계 도면을 웨이퍼 상에 정교하게 구현합니다. 마지막으로 후공정 단계는 제조된 칩을 보호하고 외부 기기와의 연결성을 확보하여 최종 제품의 완성도를 결정짓습니다. 특히 최근 AI 및 HPC(고성능 컴퓨팅)의 부상으로 인해 후공정은 단순한 패키징을 넘어 칩의 성능을 한 단계 끌어올리는 고부가 가치 영역으로 진화하고 있습니다.

이러한 분업 구조가 제공하는 궁극적 가치는 '전략적 유연성'에 있습니다. 미세공정 고도화에 따른 천문학적인 설비 투자 부담을 전문 제조 기업이 전담하고, 설계 기업은 혁신적인 아키텍처 개발에 매진함으로써 기업들은 변화하는 시장 요구에 기민하게 대응할 수 있는 체력을 확보합니다. 즉, 전체 공정을 직접 소유하지 않고도 외부의 전문 역량을 전략적으로 활용함으로써 시장 변동성에 대한 탄력성을 확보하고 생산 효율성을 극대화하는 것입니다. 이러한 공정 효율화는 결국 최종 반도체 칩의 성능 최적화와 직결되며, 이는 최근의 기술 트렌드 변화에 대응하는 핵심적인 경쟁 우위가 됩니다.

다) 기술 트렌드 변화에 따른 설계 최적화 및 시장 적기 출시(Time-to-Market) 전략

AI와 HPC 시대의 본격적인 도래는 시스템 반도체 설계 패러다임을 범용(General-purpose) 중심에서 수요처 맞춤형(Customized) 중심으로 근본적으로 변화시키고 있습니다. 이제 반도체 칩의 경쟁력은 단순히 제조 공정의 미세화 수준이 아니라, 특정 목적에 얼마나 최적화된 설계를 구현하느냐에 따라 결정됩니다.

현재 시장은 AI 및 HPC 등 전략적 초점에 맞춘 맞춤형 칩과 저전력 기술을 강력히 요구하고 있습니다. 칩의 성능은 제조 단계 이전에 설계 단계에서 이미 상당 부분 결정되며, 이는 기업의 수익 구조와 직결됩니다. 범용 제품이 아닌 특정 애플리케이션에 최적화된 맞춤형 설계는 제품의 부가가치를 높여 프리미엄 가격 정책을 가능하게 하며, 이를 통해 기업은 필요한 성능을 발휘하면서도 최대 수익을 제고하는 방향으로 진화하고 있습니다.

또한, 기술 주기가 극도로 짧아진 환경에서 '시장 적기 출시(Time-to-Market, TTM)'의 달성은 생존을 위한 필수 조건입니다. 전문화된 가치사슬은 각 단계의 전문 기업들이 긴밀한 협업 체계를 구축함으로써 제품 개발부터 양산까지의 리드 타임을 획기적으로 단축해 줍니다. 이러한 TTM 달성은 시장 선점 효과를 극대화하며, 가치사슬 내 파트너십이 강력한 전략적 자산이 되는 근거가 됩니다. 맞춤형 칩 수요의 확산은 결과적으로 설계와 제조 기업 간의 경계를 허무는 더욱 밀착된 협력을 요구하며, 이는 생태계 차원의 통합된 경쟁력으로 확장될 것입니다.

라) 생태계 차원의 협력 시너지와 미래 경쟁력 확보

시스템 반도체 산업의 미래 경쟁력은 이제 개별 기업의 고립된 역량이 아닌, 가치사슬 전반을 아우르는 유기적인 협력 시너지에서 결정됩니다. 설계, 제조, 후공정의 전문성이 하나의 유기체처럼 맞물려 돌아갈 때 비로소 글로벌 시장을 선점할 수 있는 초격차 경쟁력이 확보됩니다.

가치사슬 내 협력 시너지의 핵심 요소는 다음과 같이 요약할 수 있습니다.

- 기술 혁신의 가속화: 공정별 전문화를 통한 미세공정 한계 돌파 및 설계 최적화 속도의 극대화

- 자본 및 투자 효율성: 막대한 설비 투자 리스크의 분산 및 전문 역량 결합을 통한 생산 원가 경쟁력 확보

- 시장 선점 및 TTM 달성: 긴밀한 생태계 협업을 통한 제품 개발 기간 단축 및 시장 적기 출시로 경쟁 우위 점유

- 수익 구조 고도화: 저전력·고성능 맞춤형 칩 개발을 통한 제품 부가가치 제고 및 수익성 극대화

결국 시스템 반도체 패권은 개별 공정의 우위를 넘어 전체 생태계가 얼마나 민첩하고 유기적으로 결합하느냐에 달려 있으며, 이러한 협력 모델의 고도화가 곧 미래 산업의 핵심 경쟁력이 될 것입니다.

(4) 산업의 성장성

AI 및 HPC 시대의 시스템 반도체 설계 패러다임 변화와 수익성 극대화 전략

가) 반도체 산업의 구조적 전환: AI 및 HPC 중심의 시장 재편

글로벌 반도체 산업은 과거 범용 아키텍처(General-Purpose Architecture) 중심의 '규모의 경제' 시대를 지나, 인공지능(AI)과 고성능 컴퓨팅(HPC)에 최적화된 '도메인 특화 아키텍처(DSA, Domain-Specific Architecture)' 시대로 급격히 전환되고 있습니다. 이러한 변화는 연산 복잡도의 폭발적 증가와 데이터 처리 병목 현상을 해결하기 위한 기술적 필연성에서 비롯되었습니다.

특히 주요국들의 반도체 경쟁력 확보를 위한 전폭적인 지원 정책은 이러한 시장 재편을 가속화하는 거시적 동력이 되고 있습니다. 기업들은 이제 단순히 범용 성능을 개선하는 것이 아니라, NPU(Neural Processing Unit)나 GPU와 같이 특정 워크로드에서 압도적 성능을 발휘하는 설계 역량을 갖추어야만 생존할 수 있는 전략적 변곡점에 서 있습니다.

나) 시스템 반도체 가치사슬의 전문화와 유기적 협업 체계

시스템 반도체 산업은 고도의 '전문화'와 '분업화'를 통해 기술 혁신 속도를 극대화하고 있습니다. 칩 설계부터 제조, 후공정에 이르는 각 단계는 개별 기업의 역량을 넘어선 생태계 차원의 유기적 협력이 필수적입니다. 이는 막대한 설비 투자가 수반되는 자본 집약적 특성과 나노미터(nm) 단위의 미세 공정 경쟁이라는 기술 집약적 특성을 동시에 충족하기 위한 효율성 극대화 전략입니다.

[시스템 반도체 가치사슬 고도화 분석]

다) 설계 중심의 성능 차별화: 수요처별 맞춤형(Custom) 반도체 트렌드

현대 시스템 아키텍처 전문가들은 단순 공정 미세화를 넘어선 '설계의 진화'에 주목합니다. 특히 AI 및 HPC 환경에서는 범용 CPU의 명령 집합(Instruction Set) 오버헤드를 최소화하고, 병렬 연산 처리량(Throughput)을 극대화하는 것이 핵심입니다.

수요처별 요구사항에 최적화된 맞춤형(Custom) 설계는 다음과 같은 아키텍처적 우위를 제공합니다.

- 아키텍처 최적화: 특정 알고리즘(예: Transformer 계열)에 최적화된 하드웨어 가속기를 설계하여 범용 칩 대비 수십 배 이상의 연산 효율을 달성합니다.

- 메모리 병목 해소: HBM(고대역폭 메모리)과의 직접적인 인터커넥트 설계 및 효율적인 메모리 계층 구조(Memory Hierarchy) 최적화를 통해 데이터 전송 지연을 최소화 합니다.

이러한 맞춤형 설계 역량은 고객사의 독자적인 소프트웨어 스택과 결합되어 대체 불가능한 전략적 경쟁 우위를 형성합니다.

맞춤형 설계가 성능의 최적화를 보장한다면, 운영 효율성과 경제성 측면에서는 저전력 설계가 핵심적인 역할을 수행합니다.

라) 저전력 설계의 전략적 가치와 수익성 상관관계 분석

AI 데이터 센터와 HPC 운용 환경에서 '전력 효율성'은 단순한 운영비(OPEX) 절감을 넘어 기업의 마진 구조를 결정짓는 핵심 지표입니다. 시스템 아키텍처 관점에서 저전력 설계는 열 설계 전력(TDP) 제약을 극복하고 성능 밀도를 높이는 유일한 해법입니다. 저전력 설계는 다음과 같은 비즈니스 로직을 통해 수익성을 극대화합니다.

- TCO(총 소유 비용) 및 랙 밀도(Rack Density) 최적화: 전력 효율이 20% 향상된 칩은 동일한 전력 인프라 내에서 더 많은 서버 배치를 가능하게 합니다. 이는 데이터 센터 고객의 '단위 면적당 수익(Revenue per Square Foot)'을 극대화하여, 설계 기업이 높은 프리미엄 가격을 책정할 수 있는 근거가 됩니다.

- 수익성 레이어 분석: '최저 전력 소비'와 '최대 성능'이라는 상충 관계(Trade-off)를 정교한 전력 관리 기술(DVFS 등)로 해결함으로써, 고부가가치 시장에서의 마진율을 극대화할 수 있습니다.

결국 저전력 설계는 고객에게는 경제적 이익을, 공급자에게는 강력한 가격 결정권과 마진 확보를 제공하는 전략적 자산입니다.

저전력을 통한 수익성 확보와 더불어, 급변하는 시장 수요에 대응하기 위한 적기 출시 전략은 기업의 생존과 직결됩니다.

마) 시장 적기 출시(Time-to-Market) 달성을 위한 생태계 전략

기술 주기가 극도로 짧아진 AI/HPC 시장에서 '시장 적기 출시(Time-to-Market)'는 제품의 가치가 감가상각되기 전 수익을 회수할 수 있는 골든 타임을 의미합니다. 이를 위해 설계 전문 기업(Fabless)과 제조(Foundry), 후공정(OSAT) 파트너 간의 긴밀한 생태계 협력은 필수적입니다.

전문화된 분업 체계는 기술 발전 가속화와 생산 효율성 달성을 통해 제품 개발 주기를 단축하며, 이는 곧 시장 선점 효과와 직결됩니다.

[지속 가능한 경쟁 우위 확보를 위한 3가지 핵심 성공 요인]

- 도메인 특화 설계(DSA) 역량: 특정 워크로드(AI/HPC)에 최적화된 맞춤형 아키텍처 내재화

- 에너지 효율 및 TCO 기반 경제성: 고객의 전력 밀도 고민을 해결하는 고효율 저전력 설계 기술력

- 플랫폼 중심의 생태계 협업: 칩렛(Chiplet) 및 어드밴스드 패키징 기술을 활용한 신속한 제품 라인업 확장

미래 반도체 시장의 주도권은 공정의 정밀도를 넘어 설계 단계의 아키텍처 혁신과 가치사슬 내 유기적 협력에 달려 있습니다. 고객 요구에 부합하는 저전력·고성능 맞춤형 칩을 가장 신속하게 시장에 공급하는 전략적 유연성이야말로 수익성을 극대화하고 초격차 경쟁력을 유지하는 핵심이 될 것입니다.

(5) 경기변동의 특성 및 계절성

시스템 반도체 산업은 경기변동과 계절성의 영향을 받는 특성이 있습니다.

가) 경기변동의 특성

① 경제 사이클의 영향

- 호황기: 경제가 성장하고 소비자와 기업의 수요가 증가함에 따라 반도체 수요도 증가. 이 시기에는 신규 프로젝트와 기술 개발이 활발히 진행됨.

- 불황기: 경제 침체나 불확실성이 커지면 소비와 투자 감소로 인해 반도체 수요가 줄어듦. 특히, 고정비용이 큰 반도체 제조업체는 경기에 민감하게 반응하게 됨.

② 기술 혁신의 주기

기술 발전에 따라 새로운 제품이 출시되는 주기가 있으며, 이로 인해 수요가 급증하는 시점과 감소하는 시점이 발생. 예를 들어, 새로운 스마트폰이나 전기차 모델 출시 시기에 반도체 수요가 급증함.

③ 공급망의 특성

- 원자재 공급: 반도체 제조에 필요한 원자재의 가격과 공급 상태가 경기에 영향을 미침. 원자재 가격 상승 시 생산 비용 증가로 이어질 수 있음.

- 공급망 불안정성: 글로벌 공급망 문제(팬데믹, 지정학적 갈등 등)는 반도체 생산에 직접적인 영향을 미치며, 이는 경기변동에 더욱 민감하게 작용함.

나) 계절성

① 계절적 수요 패턴

- 연말 성수기: 대개 4분기(연말)에는 소비자 전자기기, 특히 스마트폰과 관련된 수요가 증가. 이 시기에 맞춰 반도체 제조업체는 생산을 늘리게 됨.

- 휴가 시즌: 여름 휴가철이나 연말 시즌 등 특정 시점에 소비자 전자기기 판매가 증가하면서 반도체 수요가 증가.

② 기업의 재고 관리

- 재고 조정: 기업들이 계절적 수요에 맞춰 재고를 조정함. 수요가 증가하는 시기에는 생산량을 늘리고, 정체기가 오면 재고를 줄이는 방식으로 운영함.

- 프로모션과 이벤트: 블랙프라이데이, 크리스마스 등의 마케팅 이벤트에 맞춰 반도체 수요가 증가하는 경향이 있음.

시스템 반도체 산업은 경기변동과 계절성의 영향을 동시에 받는 복합적인 특성을 가지고 있습니다. 경제 상황에 따라 수요가 변동하며, 특정 시기에 수요가 집중되는 계절적 패턴이 존재합니다. 이러한 이해는 기업이 전략을 수립하고 시장 대응을 효과적으로 하는 데 큰 도움이 됩니다.

다. 경쟁현황

분야별 경쟁 현황 및 동향

(1) Fabless(설계 전문기업) 부문

설계 전문기업 영역은 AI 가속기, 서버용 프로세서, 차량용 반도체 등 고부가가치 제품 중심으로 시장이 확대되고 있습니다. AI 연산 수요 증가에 따라 고성능 GPU 및 맞춤형 ASIC 수요가 증가하고 있으며, 단일 칩 중심 구조에서 벗어나 칩렛(Chiplet) 기반 설계 및 이기종 통합 아키텍처가 확산되는 추세입니다. 2025~2026년에는 데이터센터 및 엣지 AI 수요 증가에 힘입어 고성능·저전력 설계 기술 확보가 핵심 경쟁 요소로 작용할 것으로 전망됩니다.

(2) 디자인솔루션 파트너(디자인하우스) 부문

디자인솔루션 파트너(디자인하우스)는 팹리스 기업 또는 일반고객과 파운드리 간의 기술 연계를 지원하는 핵심 파트너로서 역할이 확대되고 있습니다.

첨단 공정 적용 확대와 설계 복잡도 증가에 따라 설계 자동화, IP 재사용 플랫폼, 시스템 레벨 검증 역량의 중요성이 높아지고 있으며, 개발 기간 단축과 비용 효율화를 동시에 달성하는 것이 주요 경쟁 요소로 부상하고 있습니다.

또한 고객 맞춤형 SoC 설계 수요가 증가함에 따라 설계 초기 단계부터 양산 단계까지 통합적으로 지원하는 역량이 산업 내에서 중요하게 평가되고 있습니다.

(3) Foundry(위탁생산) 부문

파운드리 시장은 소수 기업 중심의 과점 구조를 유지하고 있으며, 첨단 공정 기술력과 수율 안정성이 주요 경쟁 요소로 작용하고 있습니다.

3nm 이하 초미세 공정 경쟁이 본격화되고 있으며, 차세대 트랜지스터 구조(GAA 등) 도입을 통해 성능 및 전력 효율 개선이 추진되고 있습니다.

또한 단순 제조 역량을 넘어 2.5D·3D 적층 패키징 등 첨단 패키징 기술 확보 여부가 중요한 차별화 요소로 부상하고 있으며, 제조와 패키징을 연계한 통합 기술 경쟁이 심화되고 있습니다. 2025~2026년에는 첨단 공정 안정화 및 고급 패키징 연계 역량이 시장 경쟁 구도에 영향을 미칠 주요 변수로 전망됩니다.

(4) OSAT(후공정) 부문

후공정 산업은 테스트 및 조립 외주 비중 확대와 함께 고급 패키징 수요 증가에 따라 성장세를 보이고 있습니다. AI, 5G, 차량용 및 산업용 반도체 수요 확대에 따라 2.5D/3D IC, Fan-out 패키징, 고대역폭 메모리(HBM) 적층 기술 등 고난도 패키징 기술의 중요성이 증가하고 있으며, 단순 조립·테스트 중심 구조에서 고부가가치 기술 중심 구조로 전환이 진행되고 있습니다. 향후 후공정 산업은 첨단 패키징 기술 확보 여부에 따라 기업 간 경쟁력이 차별화될 것으로 전망됩니다.

(5) 산업 종합 시사점

시스템 반도체 산업은 AI·HPC 중심의 구조적 성장 흐름 속에서 설계,제조, 패키징 전 단계의 통합 협력이 중요한 경쟁 요소로 부상하고 있습니다.

Time-to-Market 단축, 설계 복잡도 대응 역량, 첨단 공정 및 패키징 연계 기술 확보 여부가 중장기 경쟁력을 좌우하는 핵심 요인으로 작용하고 있으며, 기술 고도화 및 생태계 협력 역량이 산업 내 지속가능성을 결정하는 주요 요소로 평가됩니다.

(6) 당사 사업과의 연계성 및 전략 방향

이와 같은 산업 환경 변화 속에서 당사는 시스템 반도체 설계 역량을 기반으로 고객 맞춤형 SoC 개발 및 첨단 공정 대응 설계 역량을 강화하고 있습니다.

설계 복잡도 증가 및 공정 미세화에 따라 초기 기획 단계부터 양산 단계까지 통합적 접근이 요구되고 있으며, 이에 대응하여 당사는 설계 최적화, 저전력 설계 기술, 시스템 레벨 검증 역량을 지속적으로 고도화하고 있습니다.

또한 IP 재사용 기반 설계 체계 구축과 플랫폼화 전략을 통해 개발 기간 단축 및 비용 효율성 제고를 추진하고 있으며, 파운드리 및 후공정 기업과의 협력 네트워크를 강화하여 프로젝트 안정성을 확보하고 있습니다.

AI, 고성능 컴퓨팅, 산업용·자동차용 반도체 등 고신뢰성·고성능 제품 수요 증가에 대응하여 기술 경쟁력을 지속적으로 강화하고 있으며, 설계, 제조, 패키징 전 단계 협업 구조 내에서 안정적인 사업 기반을 확대해 나가고 있습니다.

(7) 주요 리스크 요인

가) 기술 변화 및 공정 미세화 리스크
첨단 공정 적용 확대에 따라 설계 난이도가 증가하고 있으며, 개발 일정 지연 및 수율 안정화 과정에서의 변동 가능성이 존재합니다.

나) 고객 및 프로젝트 집중도 리스크
프로젝트 단위 매출 구조 특성상 특정 고객 또는 특정 프로젝트 의존도가 높아질 경우 실적 변동성이 확대될 수 있습니다.

다) 시장 수요 변동 리스크
주요 응용 시장의 투자 사이클 및 경기 변동에 따라 수주 및 매출 인식 시점이 영향을 받을 수 있습니다.

라) 글로벌 공급망 및 지정학적 리스크
글로벌 공급망 구조 및 무역 정책 변화 등 외부 환경 요인이 산업 전반에 영향을 미칠 가능성이 있습니다.

마) 첨단 패키징 및 공정 의존도 리스크
선단 공정 및 고급 패키징 수요 확대에 따라 관련 생산 능력 부족 또는 공급 지연 발생 시 일정 차질이 발생할 수 있습니다.

(8) 대응 전략

당사는 상기 리스크에 대응하기 위하여 설계 단계에서의 사전 검증 체계를 강화하고 품질 관리 프로세스를 고도화 함으로써 개발 안정성을 제고하고 있습니다. 또한 고객 및 응용 분야 다변화를 통해 매출 구조의 변동성을 완화하고, 파운드리 및 후공정 기업과의 협력 네트워크를 확대함으로써 공급 안정성을 확보하고 있습니다.

아울러 핵심 설계 인력 확보 및 기술 내재화를 지속적으로 추진하고 있으며, 프로젝트 관리 체계를 강화하여 일정 지연 및 품질 리스크를 사전에 점검·관리하고 있습니다. 이를 통해 외부 환경 변화에 따른 영향을 최소화하고, 산업 구조 변화에 유연하게 대응할 수 있는 기반을 마련해 나가고 있습니다.

라. 당사의 경쟁력 현황

(1) 삼성 파운드리와의 전략적 파트너십 (23년 이상의 협력)

2003년부터 시작된 삼성 파운드리와의 파트너십은 알파칩스의 가장 강력한 전략적 자산입니다. 23년간 지속된 이 협력 관계는 단순한 용역 관계를 넘어 삼성 파운드리 에코시스템의 역사와 궤를 같이합니다.

- 상징성 및 신뢰도: 알파칩스는 2003년 삼성 파운드리 최초의 디자인 하우스로 지정된 'First-generation DSP'로서 삼성전자의 공정 노하우를 가장 깊이 이해하고 있는 파트너입니다. 다년간 삼성 파운드리의 Best Partner를 수상하며 기술적 완성도와 신뢰성을 공고히 했습니다.

- 에코시스템 내 위상 및 역할:  2019년 공식 SAFE-DSP로 승격된 이후, 삼성 파운드리의 공식 에코시스템인 SAFE(Samsung Advanced Foundry Ecosystem) 및 VDP(Virtual Design Partners) 내에서 중추적인 역할을 수행하고 있습니다. 단순 설계 지원을 넘어 OSAT를 포함한 턴키(Turn-key) 솔루션을 제공하며, 삼성 LSI 및 파운드리와의 긴밀한 공조를 통해 AI, 자율주행, 5G 등 첨단 공정의 진입 장벽을 낮추는 핵심 파트너로 자리 잡았습니다.

(2) 설계 트랙 레코드 (Advanced Process Capabilities)

알파칩스는 삼성 파운드리 300mm 웨이퍼 기반의 레거시 공정(65nm)부터 최첨단 미세 공정(4nm)에 이르기까지 폭넓은 포트폴리오를 보유하고 있습니다.

- High-End 설계 역량 입증: 특히 1.3B(13억 개) 게이트 규모의 8nm 'Big-Die' 프로젝트를 성공적으로 수행함으로써, 고도의 기술적 난이도가 요구되는 서버급(Server-class) 및 HPC(고성능 컴퓨팅) 분야에서도 글로벌 수준의 설계 역량을 입증했습니다.
- 광범위한 포트폴리오: 현재까지 총 270건 이상의 설계 레퍼런스를 보유하고 있습니다. 단순 설계를 넘어 ISP(영상처리), T-CON(디스플레이), 차량용 AP, 5G 통신 및 AI Accelerator 등 다양한 첨단 어플리케이션 분야에서 성공적인 트랙 레코드를 축적했습니다. 현재까지 270건 이상의 풍부한 설계 성과를 보유하고 있으며, 그 세부 내역은 다음과 같습니다.

(3) 독보적인 SoC 설계 능력 및 자체 플랫폼 보유 (Level 0 Turn-key 역량)

알파칩스는 단순한 백엔드 설계를 넘어, 고객의 기획 단계(Spec Definition)부터 칩 아키텍처 설계, 검증, 양산까지 전 과정을 주도하는 'Level 0' 비즈니스 모델에서 독보적인 경쟁력을 보유하고 있습니다.

고성능 AI 반도체부터 스타트업의 IP 검증을 위한 오픈소스 플랫폼까지, 고객의 요구 사양에 맞춘 성능별(Performance-based) SoC 설계 플랫폼 라인업을 구축하여 강력한 시장 경쟁력을 확보하고 있습니다.

알파칩스는 삼성 파운드리의 검증된 공정 기술을 바탕으로, 응용 분야에 최적화된 세 가지 핵심 SoC 플랫폼을 보유하고 있습니다. 이는 고객사가 제품의 복잡도와 목표 성능에 따라 최적의 솔루션을 선택할 수 있게 함으로써 개발 기간 단축(Time-to-Market)과 비용 절감이라는 강력한 이점을 제공합니다.

가) 성능별 플랫폼 라인업 세부 분석

① 고성능 플랫폼 (Performance Platform)
- 주요 타겟: AI Edge SoC, 산업용 IoT (Industrial IoT)

- 핵심 사양: 삼성 파운드리 8nm 공정 적용, Quad-core Cortex-A55(2개 클러스터) 탑재, 1.6GHz 클럭 속도 구현.

- 기술적 특징: LPDDR4/4x 메모리 및 USB 3.1, PCIe Gen3 등 고속 인터페이스를 지원하여 방대한 데이터를 빠르게 처리해야 하는 AI 연산 환경에 최적화되어 있습니다.

② 밸런스 플랫폼 (Balanced Platform)

- 주요 타겟: 비디오 기반 에지 디바이스, 모바일 기기

- 핵심 사양: 삼성 파운드리 14nm 공정 적용, 800MHz 클럭 속도.

- 기술적 특징: Cortex-A53, Cortex-M4뿐만 아니라 RISC-V(NX25F) 코어까지 선택 가능하여 유연성이 높습니다. MIPI CSI-2와 이더넷 MAC을 통합하여 영상 처리 및 네트워크 연결성이 강조된 기기에 적합합니다.
③ 오픈소스 플랫폼 (Open-source Platform)
- 주요 타겟: 자체 IP를 테스트하고자 하는 스타트업 및 연구 단계

- 핵심 사양: 삼성 파운드리 28nm 공정 적용, 256MHz 클럭 속도.

- 기술적 특징:RISC-V(RV64GC / IBEX)기반의 개방형 구조를 채택하여, 독자적인 IP를 보유한 스타트업이 실제 실리콘 환경에서 기능을 빠르고 저렴하게 검증할 수 있는 통로를 제공합니다.

(4) 자체 지능형 SoC 설계 자동화 플랫폼 'ADEON™' 보유

알파칩스는 반도체 개발의 난제인 '개발 기간 단축'과 '품질 최적화'를 동시에 해결하기 위해, 자체 개발한 지능형 자동화 플랫폼 ADEON(Alpha Design Ecosystem for ONtime)을 보유하고 있습니다. 이는 단순한 툴의 집합을 넘어 당사의 기술력이 집약된 핵심 경쟁력입니다.

당사의 ADEON은 반도체 IP 및 SoC 설계와 검증을 효율적으로 수행하기 위한 자동화 플랫폼입니다. 이 시스템은 SoC Builder, ALPDK 등 다양한 도구를 통합하여 수작업을 최소화하고 개발 시간(TAT)을 대폭 단축하는 것을 목표로 합니다. 특히 PPA(전력, 성능, 면적) 최적화를 통해 전력 소모를 줄이고 처리 속도를 높이는 등 반도체 경쟁력을 강화하는 기능을 제공합니다. 고객은 이 플랫폼을 통해 사전 아키텍처 분석부터 RTL 설계, 검증 환경 구축까지 전 과정을 체계적으로 관리할 수 있습니다. 결과적으로 삼성 파운드리 공정 기반의 다양한 플랫폼을 지원하며 초기 프로젝트 접근성과 유지 보수의 편의성을 동시에 높여줍니다.

현대 반도체 비즈니스 환경에서 Time-to-Market(TAT)은 단순한 공기 단축을 넘어 기업의 생존과 직결된 핵심 경쟁 지표입니다. 기술 수명이 짧아지는 시점에서 제품 출시 지연은 기회비용의 증대뿐만 아니라 시장 점유율 확보 실패라는 치명적인 결과를 초래합니다. 기존의 수작업 중심 설계 방식은 복잡해진 SoC 구조 내에서 다음과 같은 전략적 병목 현상(Strategic Bottleneck)과 리스크를 발생시킵니다.

- RTL Freeze 지연 리스크: 수작업에 의존한 환경 설정과 검증은 예측 불가능한 오류를 야기하며, 이는 설계 확정(RTL Freeze) 단계를 지연시키는 주된 원인이 됩니다.

- 설계 자산의 비표준화: 일관되지 않은 스크립트와 DB 구조는 유지보수 비용을 기하급수적으로 증가시키며, 지식 노동자의 전문성을 단순 반복 작업에 매몰시킵니다.

- 경제적 손실: PPA(Power, Performance, Area) 최적화 기회의 상실은 곧 제조 원가 경쟁력과 제품 성능의 열세로 이어집니다.

ADEON 자동화 프로세스를 자체 개발 R&D 과제를 통해 실증한 결과, 기존 설계 방식 대비 SoC 개발 기간을 약 50% 수준까지 단축한 실증 사례를 확보하였습니다. 또한 Rapid RTL Cycle 전략을 적용하여 초기 설계 단계에서의 RTL 안정화 기간을 단축함으로써 Time-to-Market 경쟁력을 강화하고 있습니다.

가) ALPHA 플랫폼 아키텍처: AEGIS와 SoC Builder를 통한 설계 지능화

ALPHA 플랫폼은 설계 초기 단계의 리스크를 완화(De-risking)하고 고도화된 아키텍처 결정을 지원하기 위해 AEGIS와 SoC Builder를 양대 축으로 운용합니다.

① AEGIS: Pre-Architecture Exploration & Virtual Toolset

AEGIS는 시각적 인터페이스를 통해 설계 초기 단계에서 성능 시뮬레이션 및 분석 가치를 평가합니다.

- 아키텍처 가시화: 그래픽 기반 인터페이스를 통해 데이터 경로(Data-path) 및 대역폭을 분석하여 최적의 의사결정을 지원합니다.

- 가상 검증 도구 통합: AVP(Virtual Platform), ARISCVVP, APA(Performance Analyzer)를 활용하여 실제 실리콘 제작 전 성능 병목 구간을 정밀하게 타격합니다.

② SoC Builder: 지능형 RTL Generation 및 Integration

SoC Builder는 복잡한 연결성(Connection) 문제를 자동화하여 설계의 완성도를 보장합니다.

- 핵심 모듈 자동 생성: CRM, Top, CoreTop, BusDec 및 Regmap, TestMux, MemWrap, PAD_top 등의 생성을 자동화합니다.

- AXION™ Bus Backbone: Alphachips가 개발한 AXI4 호환 AXION™ 및 TileLink BUS를 기반으로 IP 간의 심리스(Seamless)한 통합을 실현합니다.

- 공정 최적화 파일 생성: SDC(Constraints), UPF(Power Format) 자동 생성을 통해 저전력 설계 환경을 구축하며, DFT(Design For Test) & Test Mode 설계를 통합하여 GDS-out 단계의 신뢰성을 제고합니다.

나) ALPDK : 설계 및 검증 환경의 표준화와 운영 프레임워크

ALPDK(Alpha Design Kit)는 단순한 자동화 툴을 넘어, 조직의 설계 자산을 표준화하고 프로젝트 초기 진입 장벽을 낮추는 운영 프레임워크(Operational Framework)로서 기능합니다.

① ALPDK의 4대 핵심 구성 요소와 전략적 가치

- ALPDK00 (Template-based Environment): 설계 환경 DB와 스크립트를 템플릿화 하여 초기 구성 시간을 획기적으로 단축합니다. 이는 인적 오류를 원천 차단하는 기초가 됩니다.

- ALPLIB00 (Flexible DB Integration): 외부 디자인 키트와 독자 DB를 유연하게 통합하여 플랫폼의 확장성을 보장합니다.

- ALPUSIM00 (IP/Verification Asset): IP 및 검증 환경을 DB화하여 재사용성을 극대화합니다. 이는 중복 투자를 방지하고 검증의 정밀도를 높입니다.

- ALPLAB00 (Knowledge Assetization): 교육 자료와 기술 노하우를 조직의 자산으로 데이터베이스화 하여 지식 전수 효율을 높입니다.

수작업 의존도 감소의 임팩트: 템플릿 기반의 표준화된 환경은 설계자가 저전력 구조 탐색과 같은 고부가가치 과업에 집중할 수 있게 합니다. 특히, 일관된 환경 제어는 후술할 8.0%의 전력 절감이라는 정량적 성과를 달성하는 핵심 동력이 됩니다.

다) 데이터 기반 성과 평가: PPA 최적화 및 TAT 단축 결과

ADEON™ 플랫폼의 기술적 우월성은 실제 PPA 분석 데이터와 TAT 단축 지표를 통해 증명됩니다.

① 정량적 PPA 성과 분석

ADEON-DMA, AXION™ BUS, 주파수 최적화를 적용한 결과, 초기 설계(Initial Design) 대비 압도적인 개선을 달성했습니다.

(*)내부 R&D 벤치마크 프로젝트 기준

·  - 데이터 기반의 PPA(전력·성능·면적) 초격차 실현: 자체 검증 결과, 수작업 설계 대비 전력 소모 8.0% 감소, 성능 27.5% 향상, 칩 면적 6.5% 축소라는 획기적인 정량적 성과를 달성하여 고객사의 제조 원가 절감과 제품 경쟁력 향상에 기여하고 있습니다.

② TAT 단축 가치 평가

- General TAT (기존 방식): 12개월

- ADEON™ + SoC Platform: 6개월 (RTL Design & Integration 주기 혁신)

- Rapid RTL Cycle: 3개월 (Architecture & Planning 단계의 지능화로 실현)

   - 통합 설계 생태계 구축: AEGIS(초기 아키텍처 탐색)와 SoC Builder(지능형
 RTL 생성) 등 고도화된 도구를 통합 운용하여, 수작업에 의한 오류를 원천 차단하고 아키텍처 분석부터 양산까지 전 과정을 체계적으로 관리합니다.

라) 지능형 자동화 플랫폼을 통한 차세대 설계 패러다임 전환

ADEON™ 플랫폼은 단순한 설계 보조 도구를 넘어, 반도체 비즈니스의 'De-risking'과 'PPA 극대화'를 동시에 실현하는 혁신 동력입니다. 본 플랫폼은 공정과 타겟 애플리케이션에 따라 최적화된 라인업을 제공합니다.

                                                       ADEON™ 플랫폼 라인업 및 타겟 아키텍처

지능형 자동화 플랫폼의 도입은 전문 지식 노동자를 단순 반복적인 '설계 노동'에서 해방시켜, 가치 중심의 '아키텍처 창조'에 집중하게 합니다. 이는 곧 기업이 글로벌 시장의 Global Innovator로서 기술적 우위와 비즈니스 수익성을 동시에 확보하는 유일한 경로가 될 것입니다.

(5) 차세대 패키징 기술 지원 가능

칩렛(Chiplet)은 하나의 큰 칩을 여러 개의 작은 다이(Die)로 분할하여 제조한 후, 첨단 패키징 공정을 통해 하나로 통합하는 차세대 반도체 기술입니다. 현재 이 기술과 관련된 기술지원은 크게 설계 도구(EDA), 인터커넥트 표준 등을 지원하고 있습니다.

패키징기술

가) 주요 기술지원 분야

① 설계 및 시뮬레이션 (EDA): 주요 EDA Tool을 이용한 칩렛의 설계, 검증, 열 관리 및 테스트를 위한 통합 솔루션을 지원합니다.

② 인터커넥트 표준 (UCIe): 서로 다른 제조사의 칩렛을 연결하기 위해 UCIe(Universal Chiplet Interconnect Express) 개방형 표준과 기술 사양을 제공하여 호환성을 지원합니다.

패키징기술지원

나) 열 특성 및 방열 기술 지원

칩렛은 Die가 밀집되어 있어 국소적 핫스팟(Hotspot) 문제가 심각하며, 이를 해결하기 위한 멀티피지스(Multiphysics) 시뮬레이션이 필수적입니다.

① 열 시뮬레이션 솔루션

- 칩부터 패키지, 시스템 전체의 열 흐름을 계층적으로 분석하여 핫스팟을 정밀하게 예측합니다.

   - 전력 무결성 및 열 분석을 동시에 수행하며, 열에 의한 물리적 스트레스까지 검      증합니다.
② 물리적 방열 지원
파운드리와 OSAT 업체를 통하여 열 인터페이스 물질(TIM) 최적화 및 마이크로 채널 액체 냉각과 같은 첨단 냉각 솔루션에 대한 공정 가이드를 지원합니다.

방열기술지원

다) 제조 및 파운드리 지원
① 첨단 패키징 서비스: 칩렛을 물리적으로 결합하는 독자적인 2.5D/3D 패키징 기술과 이에 따른 공정 가이드를 지원합니다.
② OSAT 파트너십: Amkor, ASE 등 후 공정 전문 기업(OSAT)들을 통한 칩렛의 조립과 신뢰성 테스트에 특화된 기술지원을 제공합니다.

osat 기술지원

라. 사업전략

(1) SoC 설계 자동화 플랫폼 (ADEON)사업화
당사의 ADEON은 반도체 IP 및 SoC 설계와 검증을 효율적으로 수행하기 위한 자동화 플랫폼입니다. 이 시스템은 SoC Builder, ALPDK 등 다양한 도구를 통합하여 수작업을 최소화하고 개발 시간(TAT)을 대폭 단축하는 것을 목표로 합니다. 특히 PPA(전력, 성능, 면적) 최적화를 통해 전력 소모를 줄이고 처리 속도를 높이는 등 반도체 경쟁력을 강화하는 기능을 제공합니다. 고객은 이 플랫폼을 통해 사전 아키텍처 분석부터 RTL 설계, 검증 환경 구축까지 전 과정을 체계적으로 관리할 수 있습니다.

그동안 ADEON은 당사 내부에서 SoC 설계 및 검증 시 사용해 왔으며 이를 토대로 하여 내부적으로 상용화를 목표로 하고 있습니다.

(2) Global 고객 확보를 위한 지사 설립 및 마케팅 고도화

Global 고객 확보를 위해 당사는 최근에 미국지사와 중국지사에 이어서 일본지사를 설립하여 운영하고 있으며 Marketing 활동뿐 만 아니라 고객대응 차원 테크니컬 지원을 위해 현지 엔지니어 확보 등 적극적인 프로모션을 진행하고 있습니다

특히 최근 설립된 일본 지사는 시스템 반도체 및 차량용 반도체 수요가 높은 일본 시장의 특성에 맞추어, 현지 엔지니어 채용을 통한 밀착 지원과 독특한 비즈니스 문화에 기반한 신뢰 구축에 집중하고 있습니다.

(3) IP 업체와 협력관계 강화

당사는 전략적 생태계 확장의 일환으로 IP업체와의 협력관계를 강화하고 있습니다

SoC 설계의 완성도는 플랫폼과 Processor IP, Interface IP, Analog IP 등 다양한 구성 요소 간의 완벽한 조화에서 비롯됩니다.

당사의 설계 및 검증 환경 플랫폼인 ADEON은 다양한 글로벌 IP 업체들의 솔루션을 고객 설계에 신속하게 통합하는 ‘브릿지’역할을 수행합니다. 이는 IP업체에게는 시장 진입 장벽을 낮추어 주고 당사에는 플랫폼의 기술적 신뢰성을 담보하는 윈-윈(Win-win)전략이 됩니다. 주요 IP업체와의 사전 협력을 통해 ADEON 플랫폼 내에서 해당 IP들이 안정적으로 동작함을 보증함으로써, 고객사가 느끼는 기술적 불확실성을 완전히 제거할 수 있습니다.

당사는 이런 플랫폼을 가지고 유수의 IP 와 연계하여 특정 타켓 어플리게이션(예: 인공지능 AI,자동차 자율주행, 5G 통신)에 최적화된 설계 패키지를 공동 프로모션을 추진하고 있습니다.

III. 재무에 관한 사항

1. 요약재무정보

2. 연결재무제표

해당사항 없습니다.

3. 연결재무제표 주석

해당사항 없습니다.

4. 재무제표

4-1. 재무상태표

4-2. 포괄손익계산서

4-3. 자본변동표

4-4. 현금흐름표

5. 재무제표 주석

1. 일반사항

(1) 회사의 개요
주식회사 알파칩스(이하 "당사")는 2002년 11월 22일에 반도체 설계 및 개발 등을 목적으로 설립되었으며, 시스템반도체 설계 및 개발, 공급을 주요 영업으로 하고 있습니다. 당사는 2010년 9월 17일에 한국거래소가 개설한 코스닥시장에 상장하였으며,
2025년 3월 25일 사명을 주식회사 알파홀딩스에서 주식회사 알파칩스로 변경하였습니다.

당분기말과 전기말 현재 당사의 주요 주주현황은 다음과 같습니다.

(2) 종속기업의 개요

① 현황
당분기말과 전기말 현재 종속기업의 현황은 다음과 같습니다.

가) 제 25(당) 기 분기
 - 회사는 당분기말 종속기업을 보유하고 있지 않습니다. 전기 중 연결대상 종속회사인 (주)알파피앤아이가 파산선고 및 파산관재인 선임으로 인하여 지배력을 상실하여 연결범위에서 제외하였습니다. 비교표시된 전기말 재무제표는 연결재무제표 기준으로 작성하였습니다.

나) 제 24(전) 기

② 요약재무정보
당분기말과 전기말 현재 종속기업의 요약재무정보는 다음과 같습니다.

가) 제 25(당) 기 분기

나) 제 24(전) 기

2. 재무제표 작성기준
당사는 주식회사등의외부감사에관한법률 제5조 1항 1호에서 규정하고 있는 국제회계기준위원회의 국제회계기준을 채택하여 정한 회계처리기준인 한국채택국제회계기준에 따라 재무제표를 작성하였습니다.

(1) 측정기준
재무제표는 아래에서 기술하고 있는 재무상태표의 주요 항목을 제외하고는 역사적원가를 기준으로 작성되었습니다.
- 당기손익-공정가치로 측정되는 금융상품

(2) 기능통화와 표시통화
당사의 재무제표는 영업활동이 이루어지는 주된 경제환경의 통화인 기능통화로 작성되고 있습니다. 당사의 재무제표는 기능통화 및 표시통화인 원화로 작성하여 보고하고 있습니다.

(3) 추정과 판단
한국채택국제회계기준에서는 재무제표를 작성함에 있어서 회계정책의 적용이나 보고기간말 현재 자산, 부채 및 수익, 비용의 보고금액에 영향을 미치는 사항에 대하여 경영진의 최선의 판단을 기준으로 한 추정치와 가정의 사용을 요구하고 있습니다. 보고기간말 현재 경영진의 최선의 판단을 기준으로 한 추정치와 가정이 실제 환경과 다를 경우 실제 결과는 이러한 추정치와 다를 수 있습니다.

추정치와 추정에 대한 기본 가정은 지속적으로 검토되고 있으며, 회계추정의 변경은 추정이 변경된 기간과 미래 영향을 받을 기간 동안 인식되고 있습니다.

① 경영진의 판단
재무제표에 인식된 금액에 유의한 영향을 미치는 회계정책의 적용과 관련된 주요한 경영진의 판단에 대한 정보는 다음의 주석에 포함되어 있습니다.
- 주석 9: 공동기업 및 관계기업투자 - 당사가 피투자회사에  유의적인 영향력을 행사하는지 여부
- 주석 10: 리스 - 연장선택권의 행사가능성이 상당히 확실한지 여부

② 가정과 추정의 불확실성
다음 보고기간 이내에 중요한 조정이 발생할 수 있는 유의한 위험이 있는 가정과 추정의 불확실성에 대한 정보는 다음의 주석에 포함되어 있습니다.
- 주석 6: 매출채권과 계약자산의 기대신용손실 측정
- 주석 7: 재고자산의 순실현가능가치 평가
- 주석 9, 주석 11: 손상검사 - 회수가능액 추정의 주요 가정

③ 공정가치 측정
당사의 회계정책과 공시사항은 다수의 금융 및 비금융자산과 부채에 대해 공정가치 측정이 요구되고 있습니다. 당사는 공정가치평가 정책과 절차를 수립하고 있습니다.동 정책과 절차에는 공정가치 서열체계에서 수준 3으로 분류되는 공정가치를 포함한모든 유의적인 공정가치 측정의 검토를 책임지는 평가부서의 운영을 포함하고 있으며, 그 결과는 재무담당임원에게 직접 보고되고 있습니다.

평가부서는 정기적으로 관측가능하지 않은 유의적인 투입변수와 평가 조정을 검토하고 있습니다. 공정가치측정에서 중개인 가격이나 평가기관과 같은 제3자 정보를 사용하는 경우, 평가부서에서 제3자로부터 입수한 정보에 근거한 평가가 공정가치 서열체계 내 수준별 분류를 포함하고 있으며 해당 기준서의 요구사항을 충족한다고 결론을 내릴 수 있는지 여부를 판단하고 있습니다.

자산이나 부채의 공정가치를 측정하는 경우, 당사는 최대한 시장에서 관측가능한 투입변수를 사용하고 있습니다. 공정가치는 다음과 같이 가치평가기법에 사용된 투입변수에 기초하여 공정가치 서열체계 내에서 분류됩니다.
- 수준 1: 측정일에 동일한 자산이나 부채에 대한 접근 가능한 활성시장의 조정되지 않은 공시가격
- 수준 2: 수준 1의 공시가격 이외에 자산이나 부채에 대해 직접적으로 또는 간접적으로 관측가능한 투입변수
- 수준 3: 자산이나 부채에 대한 관측가능하지 않은 투입변수

자산이나 부채의 공정가치를 측정하기 위해 사용되는 여러 투입변수가 공정가치 서열체계 내에서 다른 수준으로 분류되는 경우, 당사는 측정치 전체에 유의적인 공정가치 서열체계에서 가장 낮은 수준의 투입변수와 동일한 수준으로 공정가치 측정치 전체를 분류하고 있으며, 변동이 발생한 보고기간 말에 공정가치 서열체계의 수준 간 이동을 인식하고 있습니다.
공정가치 측정 시 사용된 가정의 자세한 정보는 아래 주석에 포함되어 있습니다.
- 주석 6: 금융상품

3. 회계정책의 변경

당사는 2025년 1월 1일로 개시하는 회계기간부터 다음의 제ㆍ개정 기준서 및 해석서를 신규로 적용하였습니다.

- 기업회계기준서 제1021호 '환율변동효과' 개정 - 교환가능성 결여

2025년 1월 1일 이후 최초로 시작되는 회계연도부터 적용되는 기업회계기준서 제1021호 '환율변동효과' 개정 - 교환가능성 결여는 기업이 다른 통화와의 교환가능성을 평가하는 방법과 교환 가능성 결여 시 현물환율을 결정하는 방법을 명확히 하였습니다. 또한 이 개정사항은 교환가능성이 결여된 통화가 기업의 재무성과, 재무상태 및 현금흐름에 어떻게 영향을 미치는지 또는 영향을 미칠 것으로 예상되는지를 재무제표 이용자가 이해할 수 있는 정보를 공시하도록 요구합니다. 이 개정사항이 재무제표에 미치는 중요한 영향은 없습니다.

4. 중요한 회계정책
당사가 한국채택국제회계기준에 따른 재무제표 작성에 적용한 중요한 회계정책은 아
래에 기술되어 있으며, 주석 3에서 설명하고 있는 회계정책의 변경을 제외하고, 당분기와 비교표시된 전기의 재무제표는 동일한 회계정책을 적용하여 작성되었습니다.

(1) 현금 및 현금성자산
당사는 취득일로부터 만기일이 3개월 이내인 투자자산을 현금 및 현금성자산으로 분류하고 있습니다.

(2) 재고자산
재고자산의 단위원가는 총평균법으로 결정하고 있으며, 취득원가는 매입원가, 전환원가 및 재고자산을 이용가능한 상태로 준비하는데 필요한 기타 원가를 포함하고 있습니다.

(3) 비파생금융자산

① 인식 및 최초 측정
매출채권과 발행 채무증권은 발행되는 시점에 최초로 인식됩니다. 다른 금융상품과 금융부채는 당사가 금융상품의 계약당사자가 되는 때에만 인식됩니다.

② 분류 및 후속측정

가) 금융자산: 사업모형평가
당사는 사업이 관리되는 방식과 경영진에게 정보가 제공되는 방식을 가장 잘 반영하기 때문에 금융자산의 포트폴리오 수준에서 보유 사업모형의 목적을 평가합니다. 이러한 목적을 위해 제거요건을 충족하지 않는 거래에서 제3자에게 금융자산을 이전하는 거래는 매도로 간주되지 않습니다.

당사의 사업모형은 다음과 같습니다.

나) 금융자산: 계약상 현금흐름이 원금과 이자로만 이루어져 있는지에 대한 평가
계약상 현금흐름이 원금과 이자에 대한 지급만으로 이루어져 있는지를 평가할 때, 당사는 해당 상품의 계약조건을 고려합니다. 금융자산이 계약상 현금흐름의 시기나 금액을 변경시키는 계약조건을 포함하고 있다면, 그 계약조건 때문에 해당 금융상품의 존속기간에 걸쳐 생길 수 있는 계약상 현금흐름이 원리금 지급만으로 구성되는지를 판단해야 합니다.
이를 평가할 때 당사는 다음을 고려합니다.
- 현금흐름의 금액이나 시기를 변경시키는 조건부 상황
- 변동 이자율 특성을 포함하여 계약상 액면 이자율을 조정하는 조항
- 중도상환특성과 만기연장특성
- 특정 자산으로부터 발생하는 현금흐름에 대한 당사의 청구권을 제한하는 계약조건(예: 비소구특징)

당사는 계약상 현금흐름이 원리금 지급만으로 구성된 금융상품만을 보유하고 있습니다.

다) 상계
금융자산과 부채는 인식한 자산과 부채에 대해 법적으로 집행가능한 상계권리를 현재 보유하고 있고, 순액으로 결제하거나 자산을 실현하는 동시에 부채를 결제할 의도를 가지고 있을 때 상계하여 재무상태표에 순액으로 표시합니다.

(4) 금융자산의 손상

① 금융상품과 계약자산
당사는 다음 자산의 전체기간 기대신용손실에 대해 손실충당금을 인식합니다.
- 상각후원가로 측정하는 금융자산
- 기업회계기준서 제1115호에서 정의된 계약자산

② 신용이 손상된 금융자산
금융자산의 신용이 손상된 증거는 다음과 같은 관측 가능한 정보를 포함합니다.
- 발행자나 차입자의 유의적인 재무적 어려움
- 채무불이행이나 90일 이상 연체와 같은 계약 위반
- 차입자의 재무적 어려움에 관련된 경제적이나 계약상 이유로 당초 차입조건의 불가피한 완화
- 차입자의 파산가능성이 높아지거나 그 밖의 재무구조조정 가능성이 높아짐
- 재무적 어려움으로 인해 해당 금융자산에 대한 활성시장 소멸

③ 재무상태표상 신용손실충당금의 표시
상각후원가로 측정하는 금융자산에 대한 손실충당금은 해당 자산의 장부금액에서 차감합니다.

④ 제각
금융자산의 계약상 현금흐름 전체 또는 일부의 회수에 대한 합리적인 기대가 없는 경우 해당 자산을 제거합니다.

(5) 유형자산
토지와 건물을 제외한 자산은 최초 인식 이후 취득원가에서 감가상각누계액과 손상차손누계액을 차감한 금액을 장부금액으로 표시하고 있으며, 토지와 건물은 최초 인식 후에 재평가일의 공정가치에서 이후의 감가상각누계액과 손상차손누계액을 차감한 재평가금액을 장부금액으로 하고 있습니다.

유형자산 중 토지는 감가상각을 하지 않으며, 그 외 유형자산은 자산의 취득원가에서잔존가치를 차감한 금액에 대하여 아래에 제시된 내용연수에 걸쳐 해당 자산에 내재되어 있는 미래 경제적 효익의 예상 소비 형태를 가장 잘 반영한 정액법으로 상각하고 있습니다.

(6) 무형자산
무형자산은 최초 인식할 때 원가로 측정하며, 최초 인식 후에 원가에서 상각누계액과손상차손누계액을 차감한 금액을 장부금액으로 인식하고 있습니다.

무형자산은 사용 가능한 시점부터 잔존가치를 영("0")으로 하여 아래의 내용연수 동안 정액법으로 상각하고 있습니다. 다만, 영업권에 대해서는 이를 이용할 수 있을 것으로 기대되는 기간이 예측가능하지 않아 당해 무형자산의 내용연수가 비한정인 것으로 평가하고 상각하지 아니하고 있습니다.

(7) 리스

① 리스이용자
리스요소를 포함하는 계약의 개시일이나 변경 유효일에 당사는 계약대가를 상대적
개별 가격에 기초하여 각 리스요소에 배분합니다. 다만, 당사는 부동산 리스에 대하
여 비리스요소를 분리하지 않는 실무적 간편법을 적용하여 리스요소와 관련된 비리
스요소를 하나의 리스요소로 회계처리합니다.

리스부채는 리스개시일 현재 지급되지 않은 리스료의 현재가치로 최초 측정하며, 당사는 다양한 외부 재무 정보에서 얻은 이자율에서 리스의 조건과 리스 자산의 특성을반영하기 위한 조정을 하여 증분차입이자율을 산정합니다.

당사는 재무상태표에서 사용권자산을 '유형자산'으로 표시하였습니다.

단기리스와 소액 기초자산 리스
당사는 리스기간이 12개월 이내인 단기리스와 소액 기초자산 리스에 대하여 사용권자산과 리스부채를 인식하지 않는 실무적 간편법을 선택하였습니다. 당사는 이러한 리스에 관련된 리스료를 리스기간에 걸쳐 정액법에 따라 비용으로 인식합니다.

② 리스제공자
리스제공자로서 당사는 리스약정일에 리스가 금융리스인지 운용리스인지 판단합니다. 각 리스를 분류하기 위하여 당사는 리스가 기초자산의 소유에 따른 위험과 보상의 대부분을 이전하는지를 전반적으로 판단합니다. 이 평가 지표의 하나로 당사는 리스기간이 기초자산의 경제적 내용연수의 상당 부분을 차지하는지 고려합니다.

(8) 비파생금융부채
당사는 계약상 내용의 실질과 금융부채의 정의에 따라 금융부채를 당기손익인식금융부채와 기타금융부채로 분류하고 계약의 당사자가 되는 때에 재무상태표에 인식하고있습니다.

(9) 정부보조금
당사는 비유동자산을 취득 또는 건설하는데 사용해야 한다는 기본조건이 부과된 정부보조금을 수령하고 있으며, 해당 자산의 장부금액을 계산할 때, 정부보조금을 차감하고 감가상각자산의 내용연수에 걸쳐 당기손익으로 인식하고 있습니다.

당사는 정부보조금을 정부보조금으로 보전하려 하는 관련원가가 비용으로 인식되는 기간에 걸쳐 관련비용에서 차감하는 방법으로 인식하고 있습니다.

(10) 고객과의 계약에서 생기는 수익
당사는 기업회계기준서 제1115호 '고객과의 계약에서 생기는 수익'의 적용범위에 포함되는 고객과의 모든 계약에 5단계 수익인식모형(① 계약 식별 → ② 수행의무 식별→ ③ 거래가격 산정 → ④ 거래가격을 수행의무에 배분 →⑤ 수행의무 이행 시 수익인식)을 적용하여 수익을 인식합니다.

① 수행의무의 식별
당사는 반도체소자의 설계 및 개발 용역 제공과, 제작을 통한 주문형반도체(ASIC) 제품을 고객에게 판매하는 사업을 영위하고 있습니다. 당사는 고객과의 개발 위탁 계약및 제품 공급 계약 등에서 1) 제품 판매, 2) 개발 용역의 각각 구별되는 수행의무를 식별합니다. 각각의 수행의무를 한 시점에 이행하는지, 기간에 걸쳐 이행하는지에 따라수익인식 시점이 변경될 수 있습니다.

② 제품 판매
당사는 제작한 반도체 제품을 내수 및 수출을 통해 고객에게 판매하고 있습니다. 기업회계기준서 제1115호 적용에 따라 이러한 재화의 판매는 한 시점에 이행하는 수행의무에 해당합니다. 또한, 당사는 기업회계기준서 제1115호에서 규정하는 바에 따라지급청구권, 법적소유권, 물리적 점유의 이전, 재화의 소유에 따른 위험과 보상의 이전, 고객의 인수 조건 등과 같은 통제의 이전 지표를 고려하여 수익의 인식시점을 판단하였습니다. 이에 따라 당사는 검수된 재화의 고객 인수시점에 수익을 인식하였습니다.

③ 개발 용역
당사는 고객이 요구하는 설계에 맞게 반도체 칩을 설계 및 개발하는 디자인 서비스를고객에게 제공하고 있습니다. 당사가 수행하는 개발 용역의 경우 기업이 업무를 수행하여 만든 자산이 기업 자체에는 대체 용도가 없고, 지금까지 업무 수행을 완료한 부분에 대해서는 집행가능한 지급청구권이 있는 것으로 판단되어, 용역을 제공하는 기간에 걸쳐 투입노무원가를 기준으로 산정한 진행률에 따라 수익으로 인식합니다. 한편, 기간에 걸쳐 이행하는 수행의무 요건을 충족하지 못하는 용역 계약에 대해서는 한 시점에 수익을 인식합니다.

(11) 금융수익과 비용
당사의 금융수익과 금융비용은 다음으로 구성되어 있습니다.
- 이자수익
- 이자비용
- 당기손익-공정가치로 측정하는 금융자산에 대한 순손익
- 상각후원가로 측정하는 대여금에 대한 대손상각비
- 금융자산과 금융부채에 대한 외환손익

이자수익 및 이자비용은 유효이자율법을 사용하여 인식하였습니다.

(12) 미적용 제ㆍ개정 기준서

제정 또는 공표되었으나 시행일이 도래하지 않아 적용하지 아니한 제ㆍ개정 기준서 및 해석서는 다음과 같습니다.

① 기업회계기준서 제1109호 '금융상품' 및 제1107호 '금융상품: 공시' 개정 - 금융상품의 분류 및 측정
- 금융부채는 결제일에 제거된다는 점을 명확히 하고 특정 요건을 충족하는 경우 전자지급시스템을 사용하여 결제되는 금융부채를 결제일 전에 제거하기 위한 회계정책선택(특정 요건이 충족되는 경우)을 도입함
-  ESG 및 유사한 특성이 있는 금융자산의 계약상 현금흐름을 평가하는 방법에 대한 추가적인 지침
- 비소구 특성을 구성하는 것이 무엇인지와 계약상 연계된 금융상품의 특징이 무엇인지를 명확히 함
- 우발특성이 있는 금융상품에 대한 공시사항과 기타포괄손익-공정가치 측정 지분상품에 대한 추가적인 공시 요구사항을 도입

이 개정사항은 2026년 1월 1일 이후 시작하는 회계연도부터 적용됩니다. 조기 적용이 허용되며, 금융자산의 분류 및 이와 관련된 공시사항에 대한 개정사항만을 조기 적용할 수 도 있습니다. 당사는 현재 개정사항을 조기 적용하지 않을 계획입니다.

② 한국채택국제회계기준 연차개선
- 기업회계기준서 제1101호 '한국채택국제회계기준의 최초채택' : K-IFRS 최초 채택 시 위험회피회계 적용
- 기업회계기준서 제1107호 '금융상품: 공시' : 제거 손익, 실무적용지침
- 기업회계기준서 제1109호 '금융상품' : 리스부채의 제거 회계처리와 거래가격의 정의
- 기업회계기준서 제1110호 '연결재무제표' : 사실상의 대리인 결정
- 기업회계기준서 제1007호 '현금흐름표' : 원가법

이 개정사항은 2026년 1월 1일 이후 최초로 시작되는 회계연도부터 적용됩니다. 조기 적용이 허용되며 그 사실은 공시되어야 합니다. 이 개정사항은 당사의 재무제표에 중요한 영향을 미치지 않을 것으로 예상됩니다.

③ 기업회계기준서 제1109호 '금융상품' 및 제1107호 '금융상품 : 공시' 개정 - 자연에 의존하는 전력과 관련된 계약
- 적용범위 내 계약에 대한 '자가 사용(own-use)' 요건의 적용을 명확히 함
- 적용범위 내 계약에 대한 현금흐름위험회피 관계의 현금흐름위험회피대상항목 지정 요건을 개정
- 투자자가 이러한 계약이 기업의 재무성과 및 현금흐름에 미치는 영향을 이해할 수 있도록 새로운 공시 요건을 추가

이 개정사항은 2026년 1월 1일 이후 최초로 시작되는 회계연도부터 적용됩니다. 조기 적용이 허용되며 그 사실은 공시되어야 합니다. 이 개정사항은 당사의 재무제표에중요한 영향을 미치지 않을 것으로 예상됩니다.

④ 기업회계기준서 제1118호 '재무제표 표시와 공시'
이 제정 기준서는 기존 기업회계기준서 제1001호 '재무제표 표시'를 대체하는 기준 서로 주요 재무제표는 재무제표 이용자에게 구조화된 요약 정보를 제공하며, 주석은 재무제표 이용자가 주요 재무제표에 표시된 항목들을 이해할 수 있도록 하고, 재무제표의 목적이 달성되도록 중요한 정보를 제공하여 주요 재무제표를 보완한다는 점을 명확히 하고 구체적인 적용지침을 제공하였습니다. 이 중 손익계산서에 대해 수익과 비용을 영업, 투자, 재무, 법인세, 중단영업의 다섯가지 범주로 분류하도록 요구하였으며, 영업손익을 투자, 재무, 법인세, 중단영업에 속하지 않는 모든 수익과 비용의 합계로 정의하여 유용한 구조적 요약을 제공하도록 하였습니다. 또한 경영진이 정의한 성과측정치(MPM)을 도입하였으며 MPM 식별을 위한 요구사항, 측정방법, 공시사항을 정의하여 회계기준에서 제공하지 않는 측정치에 대해 정보투명성을 강화하고 재무성과에 대한 경영진의 관점을 보다 효과적으로 전달하도록 하였습니다. 당 제정사항은 2025년에 공표되었으며 2027년 1월 1일 이후로 최초로 시작되는 회계연도부터 적용하며, 조기 적용이 가능합니다. 당사는 동 개정으로 인한 재무제표의 영향을 검토 중에 있습니다.

5. 영업부문

(1) 당사의 영업부문은 반도체 디자인 서비스 및 MS(Mixed Signal) 사업을 영위하고 있는 단일의 반도체 사업부로 구성되어 있습니다.

(2) 당분기와 전분기 중 영업부문의 손익 내역은 다음과 같습니다.

(3) 당분기와 전분기 중 당사 전체 수익의 10% 이상을 차지하는 외부고객으로부터의 수익금액 내역은 다음과 같습니다.

(4) 당분기와 전분기 중 영업부문의 수익 내역은 다음과 같습니다.

(5) 당분기말과 전기말 현재 계약자산 및 계약부채의 내역은 다음과 같습니다.

한편, 이월된 계약부채와 관련하여 당분기 및 전기에 각각 1,197,977천원, 851,546천원을 수익으로 인식하였습니다.

(6) 당분기말 현재 원가기준 투입법을 적용하여 기간에 걸쳐 수익을 인식한 계약으로서 계약금액이 전기 매출액의 5% 이상인 계약은 없습니다.

(7) 당분기말 현재 원가기준 투입법을 적용하여 기간에 걸쳐 수익을 인식하는 계약과관련하여 계약의 총 계약금액 및 총 계약원가에 대한 보고기간 중 추정의 변경과 그러한 추정의 변경이 보고기간과 미래기간의 손익, 계약자산 및 계약부채에 미치는 영향은 없습니다.

6. 금융상품

(1) 금융자산

① 당분기말 현재 금융자산의 내역은 다음과 같습니다.

② 전기말 현재 금융자산의 내역은 다음과 같습니다.

③ 당분기말과 전기말 현재 당기손익-공정가치측정금융자산의 종목별 내역은 다음과 같습니다.

(2) 금융부채
당분기말과 전기말 현재 금융부채의 내역은 다음과 같습니다.

(3) 금융손익

① 당분기와 전분기 중 금융수익의 내역은 다음과 같습니다.

② 당분기와 전분기 중 금융비용의 내역은 다음과 같습니다.

③ 당분기와 전분기 중 금융손익의 범주별 분류는 다음과 같습니다.

가) 제 25(당) 기 분기

1) 금융상품 범주별 이익

2) 금융상품 범주별 손실

나) 제 24(전) 기 분기

1) 금융상품 범주별 이익

2) 금융상품 범주별 손실

(4) 공정가치

①  공정가치란 측정일에 시장참여자 사이의 정상거래에서 자산을 매도할 때 받거나 부채를 이전할 때 지급하게 될 가격을 의미합니다. 공정가치 측정은 측정일에 현행 시장 상황에서 자산을 매도하거나 부채를 이전하는 시장참여자 사이의 정상거래에서의 가격을 추정하는 것으로, 당사는 공정가치 평가시 시장정보를 최대한 사용하고, 관측가능하지 않은 변수는 최소한으로 사용하고 있습니다.

당사는 공정가치로 측정되는 자산ㆍ부채를 공정가치 측정에 사용된 투입변수에 따라다음과 같은 공정가치 서열체계로 분류하였습니다.

자산ㆍ부채의 공정가치는 자체적으로 개발한 내부평가모형을 통해 평가한 값을 사용하거나 독립적인 외부평가기관이 평가한 값을 제공받아 사용하고 있습니다.

② 당분기말과 전기말 현재 공정가치로 측정되는 자산ㆍ부채의 공정가치 서열체계별 공정가치 금액은 다음과 같습니다.  

한편, 한국채택국제회계기준 제1107호 '금융상품: 공시'에 따라 보고기간말 현재 당사의 경영진은 1) 리스부채와 2) 장부금액과 공정가치가 근사한 것으로 판단한 금융상품은 공정가치 공시를 제외하였습니다.

③ 당분기말과 전기말 현재 공정가치로 측정된 자산ㆍ부채 중 공정가치 서열체계 수준3으로 분류된 항목의 가치평가기법, 투입변수 및 유의적이지만 관측가능하지 않은 투입변수에 대한 범위 등은 다음과 같습니다.

④ 당분기와 전기 중 수준3에 해당하는 금융상품의 계정과목별 증감내역은 다음과 같습니다.

7. 재고자산

당분기말과 전기말 현재 재고자산의 내역은 다음과 같습니다.

당사는 재고자산평가와 관련된 손실 및 환입을 매출원가에 반영하고 있습니다.

8. 기타유동자산

당분기말과 전기말 현재 기타유동자산의 내역은 다음과 같습니다.

8. 공동기업 및 관계기업투자

(1) 당분기말과 전기말 현재 공동기업 및 관계기업투자 현황은 다음과 같습니다.

① 제 25(당) 기 분기

② 제 24(전) 기

(2) 당분기말과 전기말 현재 공동기업 및 관계기업투자의 내역은 다음과 같습니다.

(3) 당분기와 전기 중 공동기업 및 관계기업투자의 변동내용은 다음과 같습니다.

① 제 25(당) 기 분기

② 제 24(전) 기

(4) 당분기말과 전기말 현재 공동기업 및 관계기업투자의 요약재무정보는 다음과 같습니다.

① 제 25(당) 기 분기

② 제 24(전) 기

(5) 당분기와 전기 중 요약재무정보 금액을 공동기업 및 관계기업투자에 대한 지분의 장부금액으로 조정한 내용은 다음과 같습니다.

10. 유형자산

(1) 당분기말와 전기말 현재 유형자산의 내역은 다음과 같습니다.

(2) 당분기와 전기 중 유형자산의 변동내역은 다음과 같습니다.

① 제 25(당) 기 분기

② 제 24(전) 기

(3) 리스이용자

① 당분기말과 전기말 현재 기초자산 유형별 사용권자산의 내역은 다음과 같습니다.

② 당분기와 전분기 중 리스와 관련하여 손익으로 인식된 금액은 다음과 같습니다.

③ 당분기말과 전기말 현재 리스부채의 내역은 다음과 같습니다.

④ 당분기와 전분기 중 리스와 관련한 현금흐름은 다음과 같습니다.

⑤ 연장선택권
일부 부동산 리스는 당사가 계약의 해지불능기간 종료 전에 리스기간을 연장할 수 있는 선택권을 포함합니다. 당사는 운영의 효율성을 위하여 가능하면 새로운 리스계약에 연장선택권을 포함하려고 노력합니다. 연장선택권은 당사만 행사할수 있고, 리스제공자는 행사할 수 없습니다. 당사는 리스개시일에 연장선택권을 행사할 것이 상당히 확실한지 평가합니다. 또한, 당사는 당사가 통제 가능한 범위에 있는 유의적인 사건이 발생하거나 상황에 유의적인 변화가 있을 때 연장선택권을 행사할 것이 상당히 확실한지 다시 평가합니다.

11. 무형자산

(1) 당분기말과 전기말 현재 무형자산의 내역은 다음과 같습니다.

(2) 당분기와 전기 중 무형자산의 변동 내역은 다음과 같습니다.

① 제 25(당) 기 분기

② 제 24(전) 기

(3) 당분기말과 전기말 현재 영업권의 회수가능액 산정 내역은 다음과 같습니다.

12. 차입금 및 사채

(1) 당분기말과 전기말 현재 단기차입금은 없습니다.

(2) 당분기말과 전기말 현재 사채는 없습니다.

(3) 당분기와 전기 중 사채의 변동 내역은 다음과 같습니다.

13. 기타유동부채
당분기말과 전기말 현재 기타유동부채의 내역은 다음과 같습니다.

14. 퇴직급여
당분기와 전분기 중 확정기여제도와 관련하여 비용으로 인식한 금액은 다음과 같습니다.

15. 자본

(1) 당분기말과 전기말 현재 자본금의 내역은 다음과 같습니다.

(2) 당분기와 전기 중 자본항목의 변동내역은 다음과 같습니다.

① 제 25(당) 기 분기

② 제 24(전) 기

16. 주식기준 보상

(1) 당사는 임직원에게 당사의 주식을 매입할 수 있는 주식매수선택권을 부여하고 있습니다. 이 주식매수선택권의 보유자는 주식매수선택권이 가득되면 부여일의 행사가격으로 주식을 매수할 수 있습니다.

주식기준보상약정의 구체적인 조건은 다음과 같으며, 주식매수선택권 행사시에는 주식을 교부받게 됩니다.

(2) 당사는 주식선택권의 공정가치를 이항모형으로 측정하였습니다. 주식결제형 주식기준보상제도의 부여일의 공정가치를 측정하기 위하여 사용된 투입 변수는 다음과 같습니다.