주주총회소집공고

주주총회 소집공고

제 16기 정기주주총회 소집통지서

 주주님의 건승과 댁내의 평안을 기원합니다.

당사는 상법 제363조와 정관 제 16 조에 의거 제 16기 정기주주총회를 아래와 같이 개최 하오니 참석하여 주시기 바랍니다.

-  아        래  -

1. 일    시 : 2025년 03월 27일(목요일)  오전 09시 00분

2. 장    소 : 경기도 안산시 단원구 시화호수로 485 ㈜다원넥스뷰 1층 회의실

3. 회의 목적 사항

가. 보고사항 : ①감사보고 ②영업보고 ③내부회계관리제도 운영실태보고

나. 부의안건

제1호 의안 : 제 16기 (2024.01.01~2024.12.31) 재무제표 승인의 건
제2호 의안 : 정관 일부 변경의 건

제3호 의안 : 이사 선임의 건
   제3-1호 의안 : 비상무이사 박병철 신규 선임의 건
제4호 의안 : 감사 선임의 건
   제4-1호 의안 : 감사 한일영 신규 선임의 건

제5호 의안 : 이사 보수한도액 승인의 건(1,500백만원)

제6호 의안 : 감사 보수한도액 승인의 건(60백만원)
 

4. 배당내역 : 해당없음

5. 경영참고사항 비치

상법 제542조의4에 의한 경영참고사항은 당사 인터넷 홈페이지에 게재하고 본점과 명의개서대행회사(국민은행 증권대행부)에 비치하였으며, 금융위원회 및 한국거래소에 전자공시하여 조회가 가능하오니 참고하시기 바랍니다.

2025년 03월 11일

주식회사  다원넥스뷰

대표이사  남 기 중 (직인생략)

I. 사외이사 등의 활동내역과 보수에 관한 사항

1. 사외이사 등의 활동내역

가. 이사회 출석률 및 이사회 의안에 대한 찬반여부

주) 2024.03.26 사외이사 박하진, 김후식 선임
   

나. 이사회내 위원회에서의 사외이사 등의 활동내역

- 해당사항 없습니다.

2. 사외이사 등의 보수현황

(단위 : 백만원)

※ 주총승인금액은 사내이사 2명을 포함한 등기이사 전원의 보수한도 총액입니다.

II. 최대주주등과의 거래내역에 관한 사항

1. 단일 거래규모가 일정규모이상인 거래

2. 해당 사업연도중에 특정인과 해당 거래를 포함한 거래총액이 일정규모이상인 거래

III. 경영참고사항

1. 사업의 개요

가. 업계의 현황

당사는 반도체 테스트 및 반도체 패키징 공정에 필요한 공정 장비 및 기기 등을 주력 제품으로 사업을 확대 성장시켜 나가고 있는 기업으로  반도체 제조업을 가장 중요한 전방산업으로 두고 있습니다. 동 전방산업은 대표적인 자본 집약형 장치 산업으로 최종 매출처의 설비투자 계획에 따라 후방 산업의 업황이 영향을 받는 구조입니다. 동사가 속한 반도체 장비 시장은 반도체 산업의 경기사이클에 지속적인 영향을 받습니다.

당사의 반도체 테스트 부문의 주력 시장인 메모리용 웨이퍼 프로브카드 시장은 내수의 경우 국내 신규 투자를 주도하던 Nand Flash용 프로브카드 시장이 COVID-19 특수로 인해 발생한 슈퍼 사이클이 종식되고 신규 투자가 Slow한 상태로 접어든 반면, 해외 시장의 경우 중국의 반도체 굴기, 전 세계적인 경제 안보화로 가속화된 반도체의 자국 생산화 연속성 상에서 중국 시장이 자국의 Nand Flash 양산을 전후하여 프로브카드 제조에도 공격적인 신규 선투자를 이어가고 있습니다.  

현재 메모리용 프로브카드 시장에 가장 큰 전환점은 미국과 일본의 제조사가 독점하고 있는 DRAM용 프로브카드 시장이 국내 제조사의 내재화 성과에 힘입어 초도 양산을 위한 선투자가 진행되어 본격적인 양산 진입 시 전체 프로브카드 시장의 판도 변화가 예상되며, 특히 최첨단 AI, 자율주행, 데이터센터 등 고성능 반도체 프로세서 수요로 촉발된 HBM (High Bandwidth Memory)시장의 성장이 동반되어 기존 DDR기반 메모리 대비 테스트 종류가 늘어나면서 동사가 속해 있는 후방산업이 직접적인 수혜를 받을 것으로 기대하고 있습니다.

당사의 반도체 패키징 부문의 주력 시장인 FC-BGA 기판 시장 역시 HBM의 최대 수요처인 고부가 2.5D 반도체 패키징 시장의 필수 부품으로 동일한 성장 요인의 적용을 받고 있으며, 이로 인해 필연적인 반도체 기판의 다층화 및 대면적화는 제조 공정에서는 수율 확보가 진입 장벽이 되었고, 제품의 고가화는 불량에 따른 품질 비용의 기하급수적인 증가가 현실화되면서 동사가 대기업에 반복 납품하면서 신규로 사업화에 성공한 최종 단계의 마이크로 범프 리페어 시장의 급속한 성장을 견인해 나갈 것으로 예상됩니다.

이와 같이 동사 제품의 주력 시장은 반도체 테스트 부문에서 HBM으로 대표되는 3D패키징 시장과 성장 궤도를 같이 하고, 반도체 패키징 부문에서는 FC-BGA로 대표되는 차세대 2.5D 패키징 시장에 직접적인 영향을 받고 있어, 이러한 전방산업이 제공하는 최첨단 기술 트렌드에 기반한 성장요인은 중장기적으로 동사 사업의 견고한 성장 토대가 될 것으로 예상됩니다.

나. 회사의 현황

(1) 영업개황 및 사업부문의 구분

(가) 영업개황

당사는 핵심기술인 'LSMB (Laser Systemic Micro-Bonding)' 라는 차별화된 기술로 첨단 산업에 필요한 초정밀 공정 장비를 개발 및 제조하여 제품화하였으며, 현재 반도체 테스트 공정과 반도체 기판 제조 및 패키징 공정에 필요한 레이저 마이크로 접합 공정 제품을 중심으로 전/후 공정까지 자동화할 수 있는 Tunkey 제품까지 라인업하여 사업을 확대해 나가고 있습니다.

당사의 사업화가 완성된 주요 제품은 반도체 웨이퍼를 테스트하기 위한 프로브카드에 탐침(Probe)를 초정밀 접합하는 'pLSMB(Probe Laser Systemic Micro-Bonding)제품군'과 반도체 패키징 또는 기판의 Micro Solder Ball을 Bumping하는 'sLSMB(Solder Laser Systemic Micro-Bonding)제품군'이 있으며, 신규 사업 확대를 위해 디스플레이, 솔라셀, 스마트폰에 소요되는 부품소자를 정밀 가공하거나 접합하는 공정 장비를 제품화해 나가고 있습니다.  사업화가 완성된 주력 제품의 세부 제품 목록은 아래와 같습니다.

[표] 주요 제품의 사용 범위

[그림] 동사의 주요 사업 부문

(나) 공시대상 사업부문의 구분

당사의 사업부문별 내용은 다음과 같습니다.

(1) 반도체 테스트 부문 (pLSMB 사업 부문)

반도체 제조공정 중 반도체 소자의 전기적 기능 테스트 공정에 프로브카드(Probe Card)가 소요되며, 당사는 프로브카드 제작에 필요한 공정 자동화 장비를 개발, 제조 및 판매하고 있습니다.   반도체 제조공정은 크게 웨이퍼를 제조하는 전공정과 제조된 웨이퍼를 가공하여 각각의 반도체 칩을 생산하는 후공정으로 구분됩니다. 전공정은 웨이퍼상에 설계된 회로에 따라 여러 종류의 막을 형성하고 불필요한 부분을 제거하는 과정을 반복하며 전자회로를 형성하는 공정입니다. 후공정은 개별 칩별로 전기적 신호를 연결하고 형상 가공의 역할을 하는 패키징 공정과 반도체 소자의 전기적 기능을 검사하는 테스트 공정으로 분류됩니다.

당사의 제품이 사용되는 테스트 공정은 다시 패키징 이전 단계인 웨이퍼 상태에서 진행되는 웨이퍼 테스트(Wafer Test)와 패키징 공정 완료 후 완성된 개별 칩에 대한 검사를 수행하는 패키지(PKG Test) 테스트로 구분됩니다. 당사의 주요 제품인 프로브카드는 웨이퍼 테스트(Wafer Test)에 소요되는 고부가가치의 소모성 부품입니다. 프로브 카드는 웨이퍼 상태에서 웨이퍼 내에 제작된 칩의 전기적 동작 상태를 검사하기 위해 Probe(탐침)을 일정한 규격의 회로기판에 부착한 카드로, Probe의 Contact부가 웨이퍼에 생성된 칩 내부의 패드(Pad)에 접촉되면서 메인 테스트 장비로부터 받은 신호를 전달하고 칩에서 출력되는 신호를 감지하여 다시 메인 테스트 장비에 전달하는 역할을 수행합니다. 테스트 장비는 전달된 신호를 받아 칩의 양, 불량을 확정하게 되므로 프로브 카드는 웨이퍼와 테스트 장비의 중간 매개체입니다.

제품 수율 향상을 위하여 웨이퍼 제작 후 패키징을 하기 전 검사를 통해 불량 칩을 판별하여 주는 것을 EDS (Electrical Die - Sorting Test) 검사라고 합니다. EDS 검사는 반도체 검사 장비에서 발생되는 신호를, 웨이퍼 패드와(Wafer Pad)와 프로브카드를 Probing 해주는 Probe station을 통해 인가하여 주는 방식으로 이루어집니다. 웨이퍼 패드를 프로브 팁(tip)이 접촉한 상태에서 신호를 입력하고 출력되는 신호를 감지하여 전기적 검사를 하는 장비를 ATE (Automatic Test Equipment)라고 하며. 프로브카드는 ATE와 웨이퍼 사이의 전기적 신호를 전달해주는 핵심역할을 하는 부품입니다. 프로브카드는 동시에 다수의 칩을 최소한의 시간에 정확하게 테스트를 수행할 수 있는지 여부가 핵심 기술로,  테스트 효율을 제고시키기 위해 절대적으로 필요한 부품 소재인 반면, 반도체 제조사의 생산기술에 동조화되어야 하므로 기술적 진입장벽이 높은 분야입니다. 또한 제품의 신뢰성 확보가 매우 중요한 경쟁력이므로 장기간의 개발 및 양산 경력과 고객사와의 신뢰관계가 요구됩니다.

[그림] 반도체 공정에서 웨이퍼 레벨 테스트를 위한 EDS 공정

2000년 이전에는 주로 핀을 기판에 수작업으로 본딩하는 형태로 제조된 프로브카드를 이용하여 웨이퍼 테스트 공정에 적용하였습니다. 그러나 웨이퍼의 크기는 확대되는 반면 칩은 소형화 되면서 검사 칩수가 제한적인 수작업 조립형태의 제품은 한계에 봉착하였습니다. 특히, 최근 반도체 소자는 고집적화로 회로 선폭 및 칩 내부에 생성되는 입출력 패드 사이의 간격이 미세해 지면서 프로브카드에도 높은 정밀도 및 미세화에 대한 대응이 요구되나 기존 수작업 형태의 제품은 대응이 불가하게 되었습니다. 이에 프로브카드 제조사들은 수작업이 아닌 반도체 식각 방법을 이용하여 초소형 정밀 기계 기술로 각광받는 멤스(MEMS, Micro Electronic Mechanical System) 기술을 기반으로 한 멤스 프로브카드를 개발하였습니다. 멤스 프로브카드는Probe 의 제작 공정으로 반도체 식각 방법을 이용한MEMS(Micro Electro Mechanical System) 공정으로 형성되며, Probe의 초소형화 및 협 피치에 대응할 수 있다는 관점에서Advanced Probe Card라고도 합니다. MEMS는 반도체 공정기술을 기반으로 한 초소형 정밀기계 제작기술로, 초소형 제품의 대량 생산이 가능하여 프로브카드를 비롯하여 자이로 센서, 가속도 센서, 프린터 헤드, 미세 기계 분야 등에 광범위하게 적용되고 있습니다.

[그림] 반도체 웨이퍼 테스트 공정(참조: TSE 홈페이지 자료)

MEMS 기술을 활용한 프로브카드는 테스트 시간과 비용을 줄일 수 있고, 프로빙(Probing)의 정확도 및 반복 테스트 등에서 탁월한 성능을 발휘하여 초기에는 DRAM 제품의 웨이퍼 테스트용으로 적용되었으나, 이후 Nand Flash용 제품은 물론 비메모리용 제품까지 반도체 산업 내에서 적용분야가 확대되고 있습니다. CIS (Camera Image Sensor)와 같은 비메모리용 MEMS 프로브카드를 비롯하여 최종 패키지 테스트에 사용되는 테스트 소켓 및 디스플레이를 구동하는 Driver IC 테스트 카드까지 MEMS 프로브 제품의 포트폴리오가 지속적으로 확대되고 있습니다.

[그림] 주요MEMS공정을 이용한 프로브카드 제품

당사는 2D MEMS 프로브카드 제작 장비 중 프로브 기판(세라믹) 위에 형성된 패턴 전극(PAD)에 프로브(탐침)을 하나씩 정밀 본딩(bonding)하는 장비인 ‘Laser Micro-Bonding System’을 개발하였습니다. 동 장비는 전 세계 상용화된 레이저 마이크로 접합 장비 중에서 가장 높은 정밀도가 요구되는 제품 중 하나입니다. 당사는 메모리용 웨이퍼를 테스트하는 데 필요한 60um이하 간격으로 프로브카드 위에 MEMS 타입의 프로브 핀을 2만개(낸드 플래시용)에서 10만개 (DRAM용)까지 본딩하고, 본딩 후 전체 핀의 정밀도를 4 ~ 5um 오차 이하 요구 수준을 만족시켜 양산 적용에 성공하였습니다.

[그림] 공정 및 장비 개념도

또한 이 장비에 필요한 레이저 응용 기술은 물론 ±1um Stage 정밀도를 구현하기 위한 세계 최고 수준의 기구 설계 및 조립 기술, 2D스테이지 맵핑(Stage Mapping) 기술, 3차원 고속 오토 포커스 비전(3D Auto Focus Vision) 기술 등은 기술 차별화를 통한 사업 영역 확대에 근간이 되고 있습니다. 전 세계 메모리 생산의 70% 이상인 안정적인 국내 시장을 기반으로 세계 1위 미국 프로브카드 업체부터 신규 중국 및 대만 신규 업체에 이르기까지 납품하고 있으며, 또한 전체 MEMS프로브카드 시장의 절반 이상으로 성장한 비메모리용 프로브카드 시장에서도 CIS (CMOS Image Sensor)와 DDI (Display Driver IC)용 프로브카드를 중심으로 응용 분야를 확대해 나가고 있습니다.

[그림] 레이저 마이크로 본딩장비

한편, MEMS 방식의 프로브카드 종류에는 제작 방식에 따라 크게 3D MEMS 방식과 2D MEMS로 구분할 수 있습니다. 3D MEMS는 반도체 식각 방법을 이용하여 프로브 핀을 직접 생성시키며, 2D MEMS의 경우 프로브(탐침)을 반도체 식각 공정으로 별도 제조하고 Probe를 기판에 레이저 마이크로 본딩 기술을 이용하여 접합하는 방식으로 제조합니다.

초기 DRAM용 프로브카드에 요구된 Fine Pitch 대응 문제와 대면적 제작에 대한 효율성 문제를 해결하기 위하여 미국의 Formfactor사가 시초가 되어 3D MEMS방식이 시장을 주도하였으나, 일본의 MJC사가 2D MEMS 방식으로 DRAM용 프로브카드 제작에 성공한 것을 계기로 New 2D MEMS Probe Card 시장이 열렸습니다. 3D MEMS의 경우 일괄 공정인 장점은 있지만 적층해야 되는 높이가 Probe의 세워진 높이만큼이라 적층 공정의 반복 회수가 많아 수율이 낮고 필수적인 12인치 웨이퍼 Fab.구축으로 투자비가 많이 들어가는 반면,  2D MEMS의 경우 기판과 핀의 제조공정이 분리되어 있어 6~8인치 웨이퍼 Fab.의 구축만으로 양산이 가능하여 상대적으로 초기 투자비가 적으며, 적층해 나가는 높이가 Probe의 두께에 해당되어 적층 반복 회수가 작아 심플한 공정으로 수율이 높습니다. 주요 프로브카드 제조사들의 매출을 기준으로 추정 시, MEMS 프로브카드 시장의 1, 2위 수요처인 삼성전자와 SK하이닉스에서 3D와 2D의 비중은 과거 3 : 7 수준인 것으로 파악되었으나 현재 Nand Flash용 프로브카드의 경우 사실상 2D MEMS방식으로 일원화되었고, 신규 투자는 2D MEMS에 국한되어 증설되고 있어 향후 2D MEMS의 비중이 더욱 높아질 것으로 예상됩니다. 3D MEMS방식과 2D MEMS방식의 상호 제조 공정상의 차이점을 요약하면 아래와 같습니다.

[그림] 2D, 3D MEMS 프로브 카드의 제조방식

[표]  3D MEMS와 2D MEMS 방식의 비교

(2) 반도체 패키징 부문 (sLSMB 사업 부문)

당사의 sLSMB(Solder Laser Systemic Micro-Bonding)사업부문은 Laser Micro-Solder Ball Jetting 프로세스를 바탕으로 전방산업인 반도체 산업 중 반도체 후공정인 패키징 공정용 장비 시장을 목표 시장으로 하여 사업을 확대해 가고 있습니다. 반도체는 1947년 미국의 벨연구소에서 세계최초로 트랜지스트 개발에 성공하고, 1958년 미국의 텍사스인스트루먼트 (TI: Texas Instrument)라는 회사에서 다수의 트랜지스터가 하나의 공간에서 집적되는 집적회로 (IC: Integrated Circuit)를 개발한 이래 반도체 산업은 주로 집적도 향상 및 통합에 주력해왔으며, 1965년 인텔의 공동 설립자인 고든 무어가 ‘반도체의 집적도는 18개월마다 2배씩 증가한다’는 “Moore’s Law”는  반도체 개발자와 생산자들에게 시장 생존의 법칙으로 자리 잡아 왔습니다.

반도체 기술 중 웨이퍼에 반도체 회로를 구현하는 전 공정의 발전이 현재는 소자간 간격 축소 및 종횡비 상승으로 전 공정 기술을 통한 성능 및 집적도 개선 한계에 봉착, 이러한 환경 속에 28nm 이하의 반도체 전 공정 투자에 대한 비용이 증가하고 있기 때문에 반도체 전 공정 기술의 한계를 극복하고, 저전력, 고성능, 소형 반도체를 위해 미세공정의 대안으로 반도체 패키징 기술이 주목받고 있는 상황입니다.

[그림] 반도체 제조공정의 기술적 한계 (출처:SEMATECH)

일반적으로 반도체 칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재합니다. 따라서 반도체를 패키징하는 가장 큰 목적은 (1) 반도체 칩에 필요한 전원 공급, (2) 반도체 칩과 메인 PCB간의 신호 연결, (3) 반도체 칩에서 발생되는 열 방출, (5) 반도체 칩을 외부의 습기나 불 보호하기 위함이었습니다.

[표] 반도체 패키징의 목적

반도체 패키징 기술은 크게 BGA (Ball Grid Array)와 FC (Flip Chip)이라는 두 단계의 큰 변화가 전체 시장의 판도를 바꾸는데, 첫 번째 진화인 BGA는 1세대 리드프레임 (Lead Frame) 계열의 패키지들이 구리 동판에 에칭을 해서 배선을 만드는 방식에서 리드프레임 대신에 기판을 PCB로 대체한 것으로, PCB는 여러 층으로 배선층을 구성할 수 있고, 각각의 배선층을 Via를 통해 수직으로 연결할 수 있어 패키지 아래 전체 면적에 입출력 단자를 구성할 수 있는 장점을 이용하여, I/O 단자 수가 획기적으로 증가시킨 것입니다.

Wire Bonding Interconnection (A) 와 Flip Chip Bonding Interconnection (B)

두 번째 큰 진화인 반도체 칩과 기판의 연결 방식 또한 기존의 금속선을 이용한 Wire Bonding 방식 대신에 반도체 칩의 외부 입출력 단자인 패드 위에 미세한 돌기, 즉 범프(Bump)를 형성시켜 뒤집어 연결하는 Flip Chip Bonding 방식으로 높은 핀 카운트 및 빠른 데이터 처리 속도를 구현하는데 현재 Flip Chip 패키지는 Advanced Package의 80% 점유율을 차지할 만큼 근간이 되었습니다.  
4.jpg[그림] 첨단 반도체 패키지별 매출 점유율 (출처:Yole Developpement)

이러한 BGA 계열의 기판과 FC 계열의 반도체 칩에 기반한 패키징 기술은 ‘솔더볼’이라는 새로운 소재의 도입과 급속한 시장 확대를 불러 왔습니다. 고집적 반도체 칩의 실장에 적용되는 BGA 패키지는 일정한 간격(Grid)으로 배열된 솔더볼을 용융시켜 칩과 제품 기판를 연결하는 방식을 말하는데, 이를 위해서는 솔더볼이 필수적으로 요구되며, 현재 다양한 제품군에 활용되고 있습니다. 또한 첨단 반도체 칩의 회로가 더욱 미세화되고, 패키징 공정기술이 발전함에 따라 FC 계열의 마이크로 솔더볼(Microscale Solder Ball)의 수요가 확대되고 있습니다.

[그림] BGA 적용 분야 (출처: 한국전자통신연구원)

기술한 바와 같이 반도체 패키징(Packaging)의 발전 과정은 다기능화에 따른 경박단소화가 핵심적인 Drive로 작용하여 반도체 칩의 3D 적층까지 실현되었습니다. 그럼에도 불구하고, 여전히 다기능화와 더 많은 입출력 단자 수에 대한 요구는 계속되고 있어, 궁극적으로는 반도체 칩 간의 연결 방식 뿐만 아니라 Wafer Level에서나 Substrate Level에서 메인 PCB 패드와의 연결 입출력 단자 수도 우선적인 증가 요구에 직면하고 있습니다. 동일한 공간 내에서 더 많은 입출력 단자를 만들기 위해서 가장 선호되는 방법은 단자 간의 피치를 최소화하는 것이며, 결국 이를 위해서는 Bump의 크기가 축소되어야 실현이 가능합니다. 고성능 CPU, GPU, 스위치 기판으로 활용되는 FC-BGA, FC-CSP와 같은 FC 기판 등은 향후 30um 이하 크기의 Micro Solder Ball을 적용한 기판까지 개발 중에 있습니다.

FC-BGA는 전통적으로 CPU, GPU, FPGA(Field Programmable Gate Array), ASIC 등 고성능 프로세서를 위해 사용됩니다. 이들 프로세서는 주로 DRAM, 칩셋 등과 함께 패키지화되고, 최근에는 모듈형 디자인 형태의 칩렛(Chiplet)의 활용이 늘어나는 추세입니다. 이 때문에 FC-BGA도 멀티칩 모듈화(MCM)되고 있고, Die간 고속 상호연결 기술에 대한 요구가 늘어나고 있어 FC-BGA의 패키지 크기는 20~80㎜가 되었고, 기판 층수는 6층에서 22층까지 확대되었습니다. 또한 더 촘촘한 간격의 Flip chip Bump를 구현하는 방향으로 진화하고 있어 대체로 10층 미만이지만, 최근 24층(11-2-11) 구조까지 고도화되었습니다. 대면적 FC-BGA는 고성능 컴퓨팅, 데이터 서버, 통신에 사용되는 고성능 CPU, GPU, 스위치 등에 채용되는데, 클라우드 컴퓨팅, 인공지능, 고속 통신 트렌드를 위해 필수적입니다. 이러한 고성능 프로세서는 200㎟ 이상의 대면적 Die와 1,000~10,000개에 이르는 많은 I/O를 가지며, 최적의 성능을 위해 메모리나 다른 프로세서와 함께 비싼 패키지 기판을 사용합니다.

[표] FC-BGA 기술 트렌드(출처: Prismark, 키움증권)

대면적 FC-BGA의 대표적 사례인 AMD의 Zen 2 서버 프로세서와 Intel의 Xeon 서버 CPU의 경우 두 제품의 기판 크기는 각각 75.4 x 58.5㎜, 76.0 x 56.5㎜에 달하고, AMD의 Zen 2 서버 프로세서는 여러 개의 대형 Die를 통합했고, 20층(9-2-9) 구조에 회로 선폭은 12㎛를 구현했습니다. 이 외에도 Intel Xeon Platinum 9200 CPU용 FC-BGA 크기는 72.5 x 76.0㎜, HiSilicon HI1620 서버 프로세서용 FC-BGA 크기는60 x 75㎜로 대면적 FC-BGA는 고성능 제품을 중심으로 빠르게 적용되고 있습니다.

[그림] 대면적 FC-BGA 사례 (출처:AMD, Primask, AnandTech, HiSilicon)

이러한 Micro Solder Ball이 적용되는 대면적 FC-BGA 기판의 도입은 단순하게 Solder Ball과 Pad의 Size의 축소에 국한되지 않으며, 새로운 공정 기술과 새로운 생산 설비의 수요를 일으키고 있습니다. 실제 Solder Ball Size가 축소될수록 Reflow 공정과 Deflux 공정 이후에 Solder Ball이 탈락되는 ‘Missing Bump’와 같은 불량의 비중이 심각할 정도로 증가하며, 이러한 제품은 FC-BGA 크기가 2배, 3배로 커지면 4배, 9배로 면적은 커지는데 대면적 때문에 수십만개의 솔더볼 중 하나만 탈락해도, 10% 이상의 수율 감소로 직결되어 Repair 공정 없이는 시장에서 요구되는 수율과 Cost를 만족시킬 수가 없습니다.

[그림] 대면적 FC-BGA 솔더볼 누락 불량의 리페어 전후

기존의 솔더볼 범핑 표준 공정은 기판에 플럭스를 사전 도포하고, 그 위에 솔더볼을 실장하여 광학식 비전 검사를 하고 솔더볼이 누락된 패드 위에 다시 솔더볼을 실장하고 리플로우 솔더링 및 플럭스 세정을 하는 공정이었습니다. 이 경우에는 리플로우 솔더링 이전에 진행되는 공정이기 때문에 단순하게 솔더볼만 다시 누락된 위치에 실장하면 되는 간단한 공정입니다. 물론 리플로우 솔더링과 플럭스 세정 중에 솔더볼이 누락되는 불량이 발생하나, 양산에 적용 가능한 리페어 방법이 부재하여 이후 발생하는 불량에 대해서는 전량 폐기해 오고 있었습니다. 하지만, 기판이 고층화되어 상당한 원가 상승이 발생하고, 대면적화되면서 생산능력 잠식효과가 커져, 최종 단계에서의 리페어 솔루션이 기판 업체에서는 가장 시급한 현안이 되었습니다.

이러한 현안에 대한 솔루션을 제공하기 위해 솔더볼 실장과 동시에 용융 접합이 가능한 Substrate LSMB 기술인 ‘Laser Solder Ball Jetting’ 프로세스를 기반으로 일괄 리페어 공정 자동화 장비를 개발, 세계 굴지의 글로벌 CPU 기업에 기판을 제조하는 국내 대기업에 판매하여 세계 최초로 양산 적용에 성공하였습니다.

[그림] Laser Solder Ball Jetting Process

[그림] Laser Solder Ball Jetting

현재 당사가 1차적으로 목표하고 있는 제품의 시장은 고성능 패키지 기판을 대표하는 Flip Chip 기판 제조 공정입니다. Flip chip 기판의 침투율은 IC의 24%이자 MPU/GPU/AP의 100%이고, 전체 웨이퍼 면적의 21%, 패키징 매출의 33%, Die 레벨 상호연결(Interconnect)의 70%를 차지하고 있습니다. 성능 뿐만 아니라 원가 효율성과 더 작은 Form Factor의 강점으로 작은 형상과 낮은 전압으로 인해 Die 코어까지 전력 분배 효율성을 향상시키고, 변환 속도를 높일 수 있으며, 패키지의 열적 성능을 향상시키고, CSP 만큼 작은 패키지 사이즈를 구현하며, 1,000개 이상의 I/O를 가진 고성능 패키지의 원가를 낮출 수 있는 장점이 있습니다. 또한 세부 목표 시장인 FC-BGA, FC-CSP, 고밀도 Fan-Out, 2.5D/3D 솔루션을 포함한 고성능 패키지 기판은 전체 패키지 시장에서 수량 기준 3% 미만이지만, 금액으로는 25%를 차지하고 있으며, MCM, 2.5D, FO-MCM, 3D TSV(Through Silicon Via) 등 이른바 Multi-Die 패키징 솔루션의 확산에 따라 Flip chip 기판의 웨이퍼 면적과 매출액 기준 성장률은 훨씬 높아지고 있습니다.

[그림] Advanced IC Substrate 시장 성장율 (출처: Yole Intelligence 2023)

산업통상자원부의 2022년도 기계장비산업기술개발사업 공고에 따르면 현재 솔더볼 마운터는 ATHLETE,  SHIBUYA, HITACHI  등 일본 장비기업이 세계시장의 60% 이상을 점유하며 기술을 선도하고 있고, 국내 시장의 경우 0.7억불 규모로 국내 기업은 범프간 피치가 상대적으로 큰 중급 기종에 대한 기술력을 보유하여 중급기종에 대해 국내업체들이 50% 정도로 국내 시장 일부를 점유하고 있으나, 수요가 증가하는 High-End급은 일본메이커가 주도 하고 있습니다. 당사의 제품은 현재 Reflow 및 Deflux 공정 이후 리페어 장비로서 유일하게 양산 검증을 받아 향후 시장을 선점할 수 있습니다.

sLSMB의 시장은 크게 솔더볼의 관점과 산업적 연관성에 따라 아래와 같이 세분화되며, 세그먼트별 시장 수요의 특징은 아래와 같습니다.

[표] sLSMB 세그먼트별 시장 특징

(다) 조직도

다원넥스뷰 조직도

2. 주주총회 목적사항별 기재사항

□ 재무제표의 승인

제1호 의안 : 제16기(2024.1.1-2024.12.31) 재무제표 승인의 건

가. 해당 사업연도의 영업상황의 개요

 Ⅲ.경영참고사항의 1. 사업의 개요를 참조하시기 바랍니다.

나. 해당 사업연도의 대차대조표(재무상태표)ㆍ손익계산서(포괄손익계산서)ㆍ자본변동표ㆍ현금흐름표ㆍ이익잉여금처분계산서(안) 또는 결손금처리계산서(안)

※ 아래의 재무제표는 주주총회 승인과정에서 변경될 수 있으며,
    외부감사인의 감사의견을 포함한 최종 재무제표는 2025년 3월 19일
    전자공시시스템 (http://dart.fss.or.kr)에 공시예정인 당사의
    감사보고서를 참조하시기 바랍니다.

1) 연결 재무제표
- 해당사항 없음

2) 별도 재무제표
 당사는 한국채택국제회계기준(K-IFRS)준용하여 재무제표를 작성하였습니다.

- 재무상태표

                                     재 무 상 태 표

- 포괄손익계산서

                                    포 괄 손 익 계 산 서

- 자본변동표

                                             자 본 변 동 표

- 현금흐름표

                                                  현 금 흐 름 표

- 이익잉여금처분계산서(결손금처리계산서)(안)

                                               이익잉여금처분계산서 (결손금처리계산서)(안)

※ 상세한 주석사항은 2025년 3월 19일 전자공시시스템(http://dart.fss.or.kr)과 당사 홈페이지(http://www.nexview.co.kr/, 고객지원→게시판→감사/검토보고서)에 공시예정인 당사의 감사보고서를 참조하시기 바랍니다.

- 최근 2사업연도의 배당에 관한 사항
   해당사항 없습니다.

□ 정관의 변경

가. 집중투표 배제를 위한 정관의 변경 또는 그 배제된 정관의 변경

나. 그 외의 정관변경에 관한 건

※ 기타 참고사항

- 해당사항 없음

□ 이사의 선임

  제3-1호 의안 : 비상무이사 박병철 신규 선임의 건

가. 후보자의 성명ㆍ생년월일ㆍ추천인ㆍ최대주주와의 관계ㆍ사외이사후보자 등 여부

나. 후보자의 주된직업ㆍ세부경력ㆍ해당법인과의 최근3년간 거래내역

다. 후보자의 체납사실 여부ㆍ부실기업 경영진 여부ㆍ법령상 결격 사유 유무

라. 후보자의 직무수행계획(사외이사 선임의 경우에 한함)

마. 후보자에 대한 이사회의 추천 사유

확인서

사내이사 박병철 확인서

※ 기타 참고사항

- 해당사항 없음

□ 감사의 선임

  제4-1호 의안 : 감사 한일영 신규 선임의 건

<감사후보자가 예정되어 있는 경우>

가. 후보자의 성명ㆍ생년월일ㆍ추천인ㆍ최대주주와의 관계

나. 후보자의 주된직업ㆍ세부경력ㆍ해당법인과의 최근3년간 거래내역

다. 후보자의 체납사실 여부ㆍ부실기업 경영진 여부ㆍ법령상 결격 사유 유무

라. 후보자에 대한 이사회의 추천 사유

확인서

감사 한일영 확인서

※ 기타 참고사항

- 해당사항 없음

□ 이사의 보수한도 승인

가. 이사의 수ㆍ보수총액 내지 최고 한도액

(당 기)

(전 기)

※ 기타 참고사항

- 해당사항 없음

□ 감사의 보수한도 승인

가. 감사의 수ㆍ보수총액 내지 최고 한도액

(당 기)

(전 기)

※ 기타 참고사항

- 해당사항 없음

IV. 사업보고서 및 감사보고서 첨부

가. 제출 개요

나. 사업보고서 및 감사보고서 첨부

당사는 2025년 3월 19일 사업보고서 및 감사보고서를 전자공시시스템(http://dart.fss.or.kr)에 공시하고 당사 홈페이지(http://www.nexview.co.kr/, 고객지원→게시판→감사/검토보고서)에 게재할 예정입니다.
향후 이 사업보고서는 주주총회 이후 변경되거나 오기 등이 있는 경우 수정될 수 있으며, 이 경우 전자공시시스템(http://dart.fss.or.kr)에 정정보고서를 공시할 예정이므로 이를 참조하시기 바랍니다.

※ 참고사항